[发明专利]内存芯片电路拓扑有效
| 申请号： | 201710326870.1 | 申请日： | 2017-05-10 |
| 公开（公告）号： | CN108461108B | 公开（公告）日： | 2021-03-30 |
| 发明（设计）人： | 王智彬;王俊凯 | 申请（专利权）人： | 补丁科技股份有限公司 |
| 主分类号： | G11C29/12 | 分类号： | G11C29/12;G11C29/04 |
| 代理公司： | 深圳新创友知识产权代理有限公司 44223 | 代理人： | 江耀纯 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种内存芯片电路拓扑。所述内存芯片电路拓扑包含多个测试焊盘、多个接口焊盘、一功能块以及一内嵌式测试块。所述功能块耦接于所述多个接口焊盘。所述内嵌式测试块耦接于所述多个测试焊盘。所述内嵌式测试块通过所述多个接口焊盘连接于一存取端口物理层。所述多个接口焊盘设置于所述功能块与所述内嵌式测试块之间。在对芯片做测试时，测试机台经由所述测试焊盘控制所述内嵌式测试块，以产生至少一测试图样以作为一测试信号，以及将产生的所述测试信号通过所述多个接口焊盘输出至所述功能块以测试所述功能块。由所述内存芯片电路拓扑所得到的测试结果，与在正常操作模式下经由外接于所述内存芯片电路拓扑的一控制芯片/系统来控制，其讯号传输的途径相同/相似。 | ||
| 搜索关键词： | 内存 芯片 电路 拓扑 | ||
【主权项】：
1.一种内存芯片电路拓扑，包含：多个测试焊盘；其特征在于还包含：多个接口焊盘；一功能块，耦接于所述多个接口焊盘；以及一内嵌式测试块，耦接于所述多个测试焊盘，其中所述内嵌式测试块通过所述多个接口焊盘连接于一存取端口物理层，以及所述多个接口焊盘设置于所述功能块与所述内嵌式测试块之间；以及所述内嵌式测试块用以产生至少一测试图样以作为一测试信号，以及将所述测试信号通过所述多个接口焊盘输出至所述功能块以测试所述功能块。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于补丁科技股份有限公司，未经补丁科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710326870.1/，转载请声明来源钻瓜专利网。
- 上一篇：读阈值跟踪方法与装置
- 下一篇：一种三平行导向式柔性解耦精密定位结构
