[发明专利]内存芯片电路拓扑

说明书

本发明公开了一种内存芯片电路拓扑。所述内存芯片电路拓扑包含多个测试焊盘、多个接口焊盘、一功能块以及一内嵌式测试块。所述功能块耦接于所述多个接口焊盘。所述内嵌式测试块耦接于所述多个测试焊盘。所述内嵌式测试块通过所述多个接口焊盘连接于一存取端口物理层。所述多个接口焊盘设置于所述功能块与所述内嵌式测试块之间。在对芯片做测试时，测试机台经由所述测试焊盘控制所述内嵌式测试块，以产生至少一测试图样以作为一测试信号，以及将产生的所述测试信号通过所述多个接口焊盘输出至所述功能块以测试所述功能块。由所述内存芯片电路拓扑所得到的测试结果，与在正常操作模式下经由外接于所述内存芯片电路拓扑的一控制芯片/系统来控制，其讯号传输的途径相同/相似。

技术领域

本发明涉及内存结构，尤其涉及一种内存芯片的电路拓扑，其具有连接于一正规存取端口物理层(normal access Port Physical Layer，PHY)/多个正则接口焊盘(regular interface pad)的一内嵌式功能测试图样产生模块，并且通过所述多个正则接口焊盘将一测试信号传送至包含一功能电路的芯片。

背景技术

在高速运算与图形处理的应用中，对于具有更高带宽的动态随机存取存储器(DRAM)的需求与日俱增。近年来，因应此需求已相继开发了具有大量输入输出引脚(I/Opins)的存储器/内存，诸如高带宽存储器(High Bandwidth Memory，HBM)以及宽输入输出动态随机存取存储器(Wide I/O DRAM)。由于存储器结构具有大量的接口焊盘(interfacepad)的缘故，大量的焊盘个数使得圆片级测试(wafer level testing)是一个很大的挑战。一般来说，由于接口焊盘的数量过于庞大且尺寸过小而无法直接探测，除了存储器中既有的接口焊盘以外，还会设置额外的测试焊盘接口供圆片探针测试(wafer probe test)的用。这些额外设置的测试焊盘不仅用来实现直接存取的需求，也减少了圆片级测试所需的焊盘个数。

此外，为了在有限的测试焊盘数量下执行高带宽存储器的圆片测试，现有技术是采用额外的测试电路来执行圆片测试，其中所述测试电路连接于测试焊盘。一般来说，所述测试电路会将测试信号通过额外的多条路径发送至核心电路，然而，所述多条路径会对既有的信号路径造成干扰，且接口电路会被局部地测试而与核心电路无关。

为了使圆片级测试更接近正常运作的真实样貌，需要有一种可用于正则接口焊盘连接的测试方案。

发明内容

因此，本发明公开一种具有与一核心电路于一正则接口相接的一内嵌式测试模块的单裸片(die)来解决上述问题，其中所述单裸片可将一测试信号通过所述正则接口之中多个正则存取接口焊盘传送至所述核心电路。

本发明的一实施例公开了一种内存芯片电路拓扑。所述内存芯片电路拓扑包含多个测试焊盘、多个接口焊盘、一功能块以及一内嵌式测试块。所述功能块耦接于所述多个接口焊盘。所述内嵌式测试块耦接于所述多个测试焊盘，其中所述内嵌式测试块通过所述多个接口焊盘连接于一存取端口物理层，以及所述多个接口焊盘设置于所述功能块与所述内嵌式测试块之间；以及所述内嵌式测试块用以产生至少一测试图样以作为一测试信号，以及将所述测试信号通过所述多个接口焊盘输出至所述功能块以测试所述功能块。

由于本发明所公开的内存芯片电路拓扑可通过一个或多个正则存取接口焊盘(normal access interface pad)来传送一测试信号以测试裸片运作，而不是通过额外的测试路径来测试具有功能电路(或存储器/内存核心电路)的芯片，本发明所公开的电路拓扑所得到的测试结果，与外接于本发明所公开的电路拓扑的一控制芯片/系统所得到的测试结果相同。本发明所公开的电路拓扑与所述控制芯片/系统均仅通过所述多个正则存取接口焊盘来传送信号，使得本发明所公开的电路拓扑的测试行为和所述控制芯片/系统的测试行为彼此相似/相同。

附图说明

图1是本发明内存芯片电路拓扑的一实施例的示意图。

图2是本发明具有测试芯片电路拓扑的裸片的一实施例的示意图。