[发明专利]内存芯片电路拓扑

权利要求书

1.一种用于内存芯片中以测试内存芯片的电路，包含：

多个测试焊盘，用于连接测试器；

其特征在于还包含：

多个接口焊盘，可在测试模式和正常操作模式下作为多个访问端口，其中，所述多个接口焊盘可被连接至存取端口物理层；

一功能块，耦接于所述多个接口焊盘，可在所述正常操作模式下通过所述多个接口焊盘访问，其中所述存取端口物理层用于在所述功能块与外部的控制系统之间接收及传送信号；以及

一内嵌式测试块，设置于所述功能块之外，耦接于所述多个测试焊盘和所述多个接口焊盘，其中所述内嵌式测试块用以产生至少一测试图样以作为一测试信号，并且所述功能块还通过所述存取端口物理层接收所述测试信号；所述内嵌式测试块包含一测试电路，以及所述功能块包含一功能电路；在一测试模式下，所述测试电路通过所述多个测试焊盘从所述测试器接收控制输入，并依据所述控制输入产生所述至少一测试图样以作为所述测试信号，并通过所述多个接口焊盘，将所述测试信号输出至所述功能电路而执行一裸片测试操作，以测试所述功能块。

2.如权利要求1所述的电路，其特征在于，所述内嵌式测试块与所述功能块分开设置于所述内存芯片之中；所述功能电路接受所述测试器控制，用以产生测试图样，并将所述测试图样发送到所述内嵌式测试块，并且将所述内嵌式测试块的操作结果输出反馈到所述测试器。

3.如权利要求1所述的电路，其特征在于，当所述内存芯片操作于所述测试模式时，所述功能块会通过所述存取端口物理层与所述多个接口焊盘自所述内嵌式测试块接收所述测试信号；以及当所述内存芯片操作于所述正常操作模式时，所述功能块会通过所述存取端口物理层与所述多个接口焊盘接收由一控制芯片或一控制系统所产生的一控制输入。