[发明专利]一种二进制原码加减法运算单元的硬件架构有效
| 申请号： | 201710151784.1 | 申请日： | 2017-03-10 |
| 公开（公告）号： | CN106940638B | 公开（公告）日： | 2020-04-24 |
| 发明（设计）人： | 王中风;周杨灿;林军 | 申请（专利权）人： | 南京大学 |
| 主分类号： | G06F7/57 | 分类号： | G06F7/57 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 210023 江苏省南京市栖*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种新型的高速、低功耗、省面积的二进制有符号数的原码加/减运算单元的硬件架构。该架构有一个加/减控制信号，能够指示电路执行加法运算或减法运算。输入两个二进制有符号数的原码，在的加/减控制信号指示下，该硬件架构能够快速地计算出对应的两数的和或差，并仍然以原码的形式呈现。本发明主要包含了加法器，减法器，比较器，求补单元和数据选择器，接近并行化地计算出两数之和、差以及差的相反数，并根据两数的符号位、相对大小以及加/减控制信号的不同组合情况，迅速地从两数之和、差以及差的相反数三者中筛选出一个作为最终的结果。本发明通过优化计算方法，大大缩短了二进制原码加/减运算单元硬件架构的关键路径，并降低了功耗，减小了面积开销，使本发明具有广泛的运用前景。 | ||
| 搜索关键词： | 一种 二进制 加减法 运算 单元 硬件 架构 | ||
【主权项】：
一种新型的二进制原码加/减法运算单元的硬件架构，包括：加法器、减法器、比较器、求补单元、逻辑单元1、逻辑单元2、数据选择器1、数据选择器2、数据选择器3。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南京大学，未经南京大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710151784.1/，转载请声明来源钻瓜专利网。
