[发明专利]一种选择性刻蚀的LDMOS器件的制造方法有效
| 申请号: | 201710066412.9 | 申请日: | 2017-02-06 |
| 公开(公告)号: | CN106898651B | 公开(公告)日: | 2019-08-27 |
| 发明(设计)人: | 柳志亨;郑志星;乔伊·迈克格雷格 | 申请(专利权)人: | 成都芯源系统有限公司 |
| 主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L21/336;H01L21/306 |
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 |
| 地址: | 611731 四川省成都市成都*** | 国省代码: | 四川;51 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明提出了一种制造位于半导体衬底上的阱区内的LDMOS器件的方法,包括:通过阱区之上的多晶硅层窗口,在阱区内形成体区和源极层,其中体区具有比源极层更深的结深;在多晶硅层窗口内侧的侧壁处形成间隔;以及通过间隔所形成的窗口,对源极层进行刻蚀至源极层被穿通,其中源极层中位于间隔正下方的区域在源极层被刻蚀的过程中受到保护,并被定义成LDMOS器件的源极区。源极区宽度由间隔的厚度决定。本发明采用间隔和选择性刻蚀形成较窄的N+/P+/N+源极/体区,从而既减小了源极区,又有效降低了制造LDMOS的成本。 | ||
| 搜索关键词: | 一种 选择性 刻蚀 ldmos 器件 制造 方法 | ||
【主权项】:
1.一种制造LDMOS器件的工艺流程,其中该LDMOS器件位于半导体衬底中的具有第一掺杂类型的阱区,包括:在阱区上形成薄栅氧层;在薄栅氧层上形成多晶硅层;在多晶硅层上形成阻隔层,该阻隔层的刻蚀速度比薄栅氧层的刻蚀速度快;通过在阻隔层之上的第一掩膜层的窗口,对阻隔层和多晶硅层进行刻蚀;通过第一掩膜层的窗口,向阱区注入具有第二掺杂类型的杂质,形成体区;通过第一掩膜层的窗口,向体区注入具有第一掺杂类型的杂质,形成源极层;形成间隔,该间隔包裹刻蚀后所形成的多晶硅层窗口内侧的侧壁;通过间隔所形成的窗口,对源极层进行刻蚀至源极层被穿通,形成源极区;通过间隔所形成的窗口,向体区注入具有第二掺杂类型的杂质,形成体接触区;通过刻蚀移除间隔和阻隔层;通过第二掩膜层的窗口,对多晶硅层进行刻蚀,形成栅极;以及通过第三掩膜层的窗口,向阱区注入具有第一掺杂类型的杂质,形成漏极接触区。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都芯源系统有限公司,未经成都芯源系统有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710066412.9/,转载请声明来源钻瓜专利网。
- 上一篇:半导体元件及其制作方法
- 下一篇:一种碳化硅VDMOS器件
- 同类专利
- 专利分类





