[发明专利]一种选择性刻蚀的LDMOS器件的制造方法

说明书

本发明提出了一种制造位于半导体衬底上的阱区内的LDMOS器件的方法，包括：通过阱区之上的多晶硅层窗口，在阱区内形成体区和源极层，其中体区具有比源极层更深的结深；在多晶硅层窗口内侧的侧壁处形成间隔；以及通过间隔所形成的窗口，对源极层进行刻蚀至源极层被穿通，其中源极层中位于间隔正下方的区域在源极层被刻蚀的过程中受到保护，并被定义成LDMOS器件的源极区。源极区宽度由间隔的厚度决定。本发明采用间隔和选择性刻蚀形成较窄的N+/P+/N+源极/体区，从而既减小了源极区，又有效降低了制造LDMOS的成本。

技术领域

本发明涉及半导体器件，更具体地说，本发明涉及制造横向扩散型金属氧化物半导体(LDMOS,Laterally Diffused Metal Oxide Semiconductor)器件的方法。

背景技术

LDMOS器件因其高击穿电压、大电流及良好的温度特性而广泛应用于笔记本电脑、服务器和DC/DC电压转换电路。

如图1所示，LDMOS器件包括阱区16、漏极接触区11、源极区12、栅极13、体区14以及体接触区15。本领域普通技术人员应该知道，阱区16也称作漏极漂移区。出于对性能和成本的考虑，现在许多应用场合都要求封装更小的功率器件。为了得到更小的功率器件，大量的研究关注于减小漏极区尺寸的工艺，例如降低表面电场RESURF(Reduced Surface Field)及梯度掺杂漏极(Graded Dope Drain)等。而有一部分研究则关注于减小源极区的工艺。如图1所示，源极/体区内包括位于中心的体接触区15和分布在体接触区两边的源极区12，从而形成一个N+/P+/N+区域，减小该N+/P+/N+区域可减小源极区。但N+/P+/N+的最小面积通常会受到光掩模设备性能的限制。

发明内容

本发明的目的是提供一种工艺，该工艺在一道掩膜工序中，采用间隔形成自对准的源极区和体接触区，替代受到设备性能限制而无法产生更小的源极/体区窗口的光掩膜工序。因此，本发明减小了LDMOS器件的源极区，并且有效降低了制造LDMOS器件的成本。

本发明的实施例旨在提供一种制造LDMOS器件的工艺流程，其中该LDMOS器件位于半导体衬底中的具有第一掺杂类型的阱区，包括：在阱区上形成薄栅氧层；在薄栅氧层上形成多晶硅层；在多晶硅层上形成阻隔层，该阻隔层的刻蚀速度比薄栅氧层的刻蚀速度快；通过在阻隔层之上的第一掩膜层的窗口，对阻隔层和多晶硅层进行刻蚀；通过第一掩膜层的窗口，向阱区注入具有第二掺杂类型的杂质，形成体区；通过第一掩膜层的窗口，向体区注入具有第一掺杂类型的杂质，形成源极层；形成间隔，该间隔包裹刻蚀后所形成的多晶硅层窗口内侧的侧壁；通过间隔所形成的窗口，对源极层进行刻蚀至源极层被穿通，形成源极区；通过间隔所形成的窗口，向体区注入具有第二掺杂类型的杂质，形成体接触区；通过刻蚀移除间隔和阻隔层；通过第二掩膜层的窗口，对多晶硅层进行刻蚀，形成栅极；以及通过第三掩膜层的窗口，向阱区注入具有第一掺杂类型的杂质，形成漏极接触区。

本发明的实施例旨在描述一种制造LDMOS器件的方法，包括：通过阱区之上的多晶硅层窗口，在阱区内形成体区和源极层，其中体区具有比源极层更深的结深；在多晶硅层窗口内侧的侧壁处形成间隔；以及通过间隔所形成的窗口，对源极层进行刻蚀至源极层被穿通，其中源极层中位于间隔正下方的区域在源极层被刻蚀的过程中受到保护，并被定义成LDMOS器件的源极区。