[发明专利]形成半导体元件图案的方法有效
| 申请号： | 201710066194.9 | 申请日： | 2017-02-06 |
| 公开（公告）号： | CN108400085B | 公开（公告）日： | 2019-11-19 |
| 发明（设计）人： | 陈凯评;游奎轩;叶秋显;冯立伟 | 申请（专利权）人： | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
| 主分类号： | H01L21/033 | 分类号： | H01L21/033;H01L21/311 |
| 代理公司： | 11105 北京市柳沈律师事务所 | 代理人： | 陈小雯<国际申请>=<国际公布>=<进入 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;TW |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种形成半导体元件图案的方法，其步骤包含在一介电层的第一开口中填满第一自组装材料、相分离该第一自组装材料以形成第一部位以及围绕在该第一部位周围的第二部位、移除该第一部位并进行第一蚀刻步骤，以在一掩模层中形成第一掩模图案、在该掩模层上形成一第二介电层并重复上述步骤，以在该掩模层中形成第二掩模图案，其中该第二掩模图案与该第一掩模图案排列成一共同掩模图案。 | ||
| 搜索关键词： | 掩模图案 掩模层 半导体元件图案 自组装材料 蚀刻 介电层 相分离 电层 填满 移除 开口 重复 | ||
【主权项】：
1.一种形成半导体元件图案的方法，包含：/n提供一基底，其上具有目标层、掩模层、以及第一介电层，其中该第一介电层具有多个第一开口；/n在该些第一开口中填满第一自组装材料；/n相分离该第一自组装材料，以形成第一部位以及围绕在该第一部位周围的第二部位；/n移除该第一部位以形成多个第二开口；/n以该第一介电层以及该第二部位为蚀刻掩模进行第一蚀刻步骤，以在该掩模层中形成第一掩模图案；/n移除该掩模层上残余的该第一介电层以及该第二部位；/n在该掩模层上形成一第二介电层，其中该第二介电层具有多个第三开口；/n在该些第三开口中填满第二自组装材料；/n相分离该第二自组装材料，以形成第三部位以及围绕在该第三部位周围的第四部位；/n移除该第三部位以形成多个第四开口；以及/n以该第二介电层以及该第四部位为蚀刻掩模进行第二蚀刻步骤，以在该掩模层中形成第二掩模图案，其中该第二掩模图案与该第一掩模图案排列成一共同掩模图案，/n其中该第二介电层中的该些第三开口与该掩模层中该第一掩模图案之间的中间位置重叠。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司，未经联华电子股份有限公司;福建省晋华集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710066194.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
