[发明专利]形成半导体元件图案的方法有效
| 申请号: | 201710066194.9 | 申请日: | 2017-02-06 |
| 公开(公告)号: | CN108400085B | 公开(公告)日: | 2019-11-19 |
| 发明(设计)人: | 陈凯评;游奎轩;叶秋显;冯立伟 | 申请(专利权)人: | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
| 主分类号: | H01L21/033 | 分类号: | H01L21/033;H01L21/311 |
| 代理公司: | 11105 北京市柳沈律师事务所 | 代理人: | 陈小雯<国际申请>=<国际公布>=<进入 |
| 地址: | 中国台*** | 国省代码: | 中国台湾;TW |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 掩模图案 掩模层 半导体元件图案 自组装材料 蚀刻 介电层 相分离 电层 填满 移除 开口 重复 | ||
1.一种形成半导体元件图案的方法,包含:
提供一基底,其上具有目标层、掩模层、以及第一介电层,其中该第一介电层具有多个第一开口;
在该些第一开口中填满第一自组装材料;
相分离该第一自组装材料,以形成第一部位以及围绕在该第一部位周围的第二部位;
移除该第一部位以形成多个第二开口;
以该第一介电层以及该第二部位为蚀刻掩模进行第一蚀刻步骤,以在该掩模层中形成第一掩模图案;
移除该掩模层上残余的该第一介电层以及该第二部位;
在该掩模层上形成一第二介电层,其中该第二介电层具有多个第三开口;
在该些第三开口中填满第二自组装材料;
相分离该第二自组装材料,以形成第三部位以及围绕在该第三部位周围的第四部位;
移除该第三部位以形成多个第四开口;以及
以该第二介电层以及该第四部位为蚀刻掩模进行第二蚀刻步骤,以在该掩模层中形成第二掩模图案,其中该第二掩模图案与该第一掩模图案排列成一共同掩模图案,
其中该第二介电层中的该些第三开口与该掩模层中该第一掩模图案之间的中间位置重叠。
2.如权利要求1所述的形成半导体元件图案的方法,还包含以具有该共同掩模图案的该掩模层为蚀刻掩模进行第三蚀刻步骤在该目标层中形成图案。
3.如权利要求1所述的形成半导体元件图案的方法,还包含在该些第一开口中填满第一自组装材料前在该些第一开口中形成第一刷层,以及在该些第三开口中填满第二自组装材料前在该些第三开口中形成第二刷层。
4.如权利要求3所述的形成半导体元件图案的方法,其中该第一刷层与该第二刷层的材料为以下材料:PETCS(苯乙基三氯硅烷)、PTCS(苯基三氯硅烷)、BZTCS(苄基三氯硅烷)、TTCS对甲苯三氯硅烷,PYRTMS(吡啶基-乙基三甲氧基硅烷)、BPTMS(苯基三甲氧基硅烷)、OTS(十八烷基三氯硅烷)、NAPTMS(萘基三甲氧基硅烷)、或是MNATMS(甲基蒽三甲氧基硅烷)。
5.如权利要求1所述的形成半导体元件图案的方法,其中该第一自组装材料与该第二自组装材料包含混合的第一共聚体与第二共聚体。
6.如权利要求5所述的形成半导体元件图案的方法,其中该第一共聚体与该第二共聚体的材料组合包含:PS-b-PMMA(聚苯乙烯-聚甲基丙烯酸甲酯共聚物)、PS-b-PMA(聚甲基丙烯酸酯共聚物)、PS-b-PEMA(聚苯乙烯-聚乙基丙烯酸甲酯共聚物)、PS-b-PtBA(聚苯乙烯-聚甲基丙烯酸叔丁酯共聚物)、聚苯乙烯-聚甲基丙烯酸共聚物、聚苯乙烯-聚甲基丙烯酸正丁酯共聚物、聚苯乙烯-聚丙烯酸乙酯共聚物、聚苯乙烯-聚丙烯酸共聚物、PS-b-PBD(聚苯乙烯-聚丁二烯共聚物)、PS-b-PI(聚苯乙烯-聚异戊二烯共聚物)、PS-b-PEP(聚苯乙烯-聚乙烯丙烯共聚物)、PS-b-PDMS(聚苯乙烯-聚二甲基硅氧烷共聚物)、PS-b-PE(聚苯乙烯-聚乙烯共聚物)、PS-b-P4VP(聚苯乙烯-聚乙烯吡啶共聚物)、PS-b-PEO(聚苯乙烯-聚氧化乙烯共聚物)、PEO-b-PI(聚氧化乙烯-聚异戊二烯共聚物)、PEO-b-PBD(聚氧化乙烯-聚丁二烯共聚物)、PEO-b-PMMA(聚氧化乙烯-聚甲基丙烯酸甲酯共聚物)、PS-b-PFS(聚氧化乙烯-聚铁氰基二甲基硅烷共聚物)、PBD-b-PVP(聚丁二烯共聚物-聚乙烯吡啶共聚物)、或是PI-b-PMMA(聚异戊二烯-聚甲基丙烯酸甲酯共聚物)。
7.如权利要求1所述的形成半导体元件图案的方法,其中该第一开口以及该第三开口的直径为光刻机台的极限分辨率。
8.如权利要求1所述的形成半导体元件图案的方法,其中该相分离步骤包括温度介于约150℃至350℃的热处理。
9.如权利要求1所述的形成半导体元件图案的方法,其中移除该第一部位以及该第三部位的方法包括氧等离子体、臭氧处理、紫外光处理、裂解处理、化学溶解处理、或是上述方式的组合。
10.如权利要求1所述的形成半导体元件图案的方法,其中该第一掩模图案与该第二掩模图案排列成矩阵型态或是行列交错型态的该共同掩模图案。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司,未经联华电子股份有限公司;福建省晋华集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710066194.9/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





