[发明专利]位准移位电路及整合电路

摘要

本发明实施例提供一种位准移位电路与使用此位准移位电路的整合电路。相对于传统位准移位电路，此位准移位电路还具有另一对PMOS晶体管与另一对NMOS晶体管，其中另一对PMOS晶体管连接一对PMOS晶体管，且另一对NMOS晶体管连接一对NMOS晶体管。位准移位电路中的多个PMOS晶体管与多个NMOS晶体管可被保护，使得位准移位电路的使用寿命增加，以及使得位准移位电路的毁损机率降低。被打开的另一对NMOS晶体管可以操作于饱和区而非线性区，如此，可以增加位准移位电路的操作速度。

主权项

1.一种位准移位电路，包括：一第一NMOS晶体管，具有接收一第一输入电压的一栅极、连接至一第一逻辑低位准的一源极与一漏极；一第二NMOS晶体管，具有接收一第二输入电压的一栅极、连接至所述第一逻辑低位准的一源极与一漏极，其中所述第二输入电压为所述第一输入电压的一反向信号；一第三NMOS晶体管，具有连接至一第一逻辑高位准的一栅极、连接至所述第一NMOS晶体管的漏极的一源极与一漏极；一第四NMOS晶体管，具有连接至所述第一逻辑高位准的一栅极、连接至所述第二NMOS晶体管的漏极的一源极与一漏极；一第一PMOS晶体管，具有一栅极、连接至一第二逻辑高位准的一源极与一漏极；一第二PMOS晶体管，具有一栅极、连接至所述第二逻辑高位准的一源极与一漏极，其中所述第二PMOS晶体管的漏极连接至所述第一PMOS晶体管的栅极，并用以传送一第一输出电压，所述第一PMOS晶体管的漏极连接至所述第二PMOS晶体管的栅极，并用以传送一第二输出电压，且所述第二输出电压为所述第一输出电压的一反向信号；一第三PMOS晶体管，具有用以接收所述第二输入电压的一栅极、连接至所述第一PMOS晶体管的漏极的一源极与连接至所述第三NMOS晶体管的漏极的一漏极；以及一第四PMOS晶体管，具有用以接收所述第一输入电压的一栅极、连接至所述第二PMOS晶体管的漏极的一源极与连接至所述第四NMOS晶体管的漏极的一漏极。