[发明专利]存储阵列有效
申请号: | 201710040607.6 | 申请日: | 2017-01-18 |
公开(公告)号: | CN107017023B | 公开(公告)日: | 2020-05-05 |
发明(设计)人: | 赖宗沐;景文澔;柏正豪 | 申请(专利权)人: | 力旺电子股份有限公司 |
主分类号: | G11C16/10 | 分类号: | G11C16/10;G11C16/08;G11C16/24 |
代理公司: | 深圳新创友知识产权代理有限公司 44223 | 代理人: | 江耀纯 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种存储阵列,包括多个存储分页,每一存储分页包括多个存储单元,每一存储单元包括浮接栅极模块、控制组件及清除组件。浮接栅极模块设置于第一井区、清除组件设置于第二井区,而控制组件设置于第三井区。第一井区、第二井区及第三井区设置于相同的深参杂区,且多个存储分页中的存储单元都设置于相同的深参杂区。因此,深参杂区之间的隔离空间规则就不会造成存储阵列的面积限制,使得存储阵列的面积能够降低。 | ||
搜索关键词: | 存储 阵列 | ||
【主权项】:
一种存储阵列,其特征在于,包括:多个存储分页,每一存储分页包括多个存储单元,每一存储单元包括:浮接栅极模块,包括浮接栅极晶体管,所述浮接栅极模块用以根据源极线、位线及字符线控制所述浮接栅极晶体管,所述浮接栅极晶体管具有第一端、第二端,及浮接栅极;控制组件,具有基极端耦接于控制线、第一端耦接于所述基极端、第二端耦接于所述基极端,及控制端耦接于所述浮接栅极;及清除组件,具有基极端、第一端耦接于清除线、第二端耦接于所述清除组件的所述第一端或浮接,及控制端耦接于所述浮接栅极,所述清除组件的基极端用以在所述存储单元的写入操作或写入禁止操作期间接收第一电压,及在所述存储单元的清除操作期间接收第二电压;其中:所述浮接栅极模块是设置于第一井区;所述清除组件是设置于第二井区;所述控制组件是设置于第三井区;所述第一井区、所述第二井区及所述第三井区是设置于深参杂区;所述多个存储分页的多个存储单元是设置于所述深参杂区;在所述写入操作期间,所述控制线是处在所述第一电压;及在所述清除操作期间,所述清除线是处在所述第二电压。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于力旺电子股份有限公司,未经力旺电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710040607.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种基于光感雷达的环境感知识别控制装置
- 下一篇:一种汽车门灯控制电路