[发明专利]存储阵列

说明书

本发明公开了一种存储阵列，包括多个存储分页，每一存储分页包括多个存储单元，每一存储单元包括浮接栅极模块、控制组件及清除组件。浮接栅极模块设置于第一井区、清除组件设置于第二井区，而控制组件设置于第三井区。第一井区、第二井区及第三井区设置于相同的深参杂区，且多个存储分页中的存储单元都设置于相同的深参杂区。因此，深参杂区之间的隔离空间规则就不会造成存储阵列的面积限制，使得存储阵列的面积能够降低。

技术领域

本发明是有关于一种存储阵列，尤其是一种存储单元能够共享深参杂区的存储阵列。

背景技术

电子可重复写入的非挥发性存储器是一种在没有电源供应时仍然能够保存储存的信息，并且能够允许在电路板上被重复写入的存储器。由于这种非挥发性存储器所能应用的范围相当广泛，因此将非挥发性存储器与其他主要电路嵌入在同一芯片的需求也日益成长，尤其是在对电路面积要求相当严苛的个人电子装置，隔外需要将非挥发性存储器与其他电路嵌入在同一芯片中。

现有技术的非挥发性存储器包括用来储存数据的浮接栅极晶体管，以及一个或两个用来致能浮接栅极晶体管以执行对应操作的选择晶体管。浮接栅极的写入操作及清除操作可由耦合组件来控制。由于在不同存储分页的存储单元需能够独立控制，在不同存储分页的存储单元通常会被设置在不同的隔离区域。然而因为半导体制程的隔离空间规则(spacing rule)，不同隔离区之间的隔离空间会显著地增加电路面积。此外，由于在隔离空间上不能设置任何组件，因此增加出来的电路面积也无法利用而造成浪费。

发明内容

本发明之一实施例提供一种存储阵列，存储阵列包括多个存储分页，每一存储分页包括多个存储单元，每一存储单元包括浮接栅极模块，控制组件，及清除组件。

浮接栅极模块包括浮接栅极晶体管，浮接栅极模块根据源极线、位线及字符线控制浮接栅极晶体管，浮接栅极晶体管具有第一端、第二端，及浮接栅极。

控制组件具有基极端耦接于控制线、第一端耦接于基极端、第二端耦接于基极端，及控制端耦接于浮接栅极。

清除组件具有基极端、第一端耦接于清除线、第二端耦接于清除组件的第一端或浮接，及控制端耦接于浮接栅极。清除组件的基极端在所述存储单元的写入操作或写入禁止操作期间接收第一电压，并在存储单元的清除操作期间接收第二电压。

浮接栅极模块是设置于第一井区，清除组件是设置于第二井区，而控制组件是设置于第三井区。第一井区、第二井区及第三井区是设置于深参杂区。多个存储分页的多个存储单元是设置于相同的深参杂区。在写入操作期间，控制线是处在第一电压，而在清除操作期间，清除线是处在第二电压。

附图说明

图1为本发明一实施例的存储阵列的示意图。

图2为本发明一实施例的存储阵列的布局图。

图3为图2中清除组件的剖面图。

图4为图1的存储单元在其写入操作期间所接收的信号电压示意图。

图5为图1的存储单元在其清除操作期间所接收的信号电压示意图。

图6为本发明另一实施例的存储阵列的示意图。

图7为图6的存储单元在其清除操作期间所接收的信号电压示意图。

图8为本发明另一实施例的存储阵列的示意图。

图9为图8的存储单元在其写入操作期间所接收的信号电压示意图。

图10为图8的存储单元在其清除操作期间所接收的信号电压示意图。

图11为本发明另一实施例的存储阵列的示意图。

图12为图11的存储单元在其清除操作期间所接收的信号电压示意图。