[发明专利]一种高稳定性高电源噪声抑制比的低压差线性稳压电路

摘要

该发明公开了一种高稳定性高电源噪声抑制比的低压差线性稳压电路，涉及集成电路领域，特别是一种低压差线性稳压电路。通过采用密勒补偿，将误差放大器的两个极点分裂开来，再通过片外电容的等效电阻(ESR)产生的零点，补偿掉极点分离后的误差放大器的主极点。这样，整个线性稳压器环路表现为一个单级点系统特性，从而实现比传统低压差线性稳压器较高的稳定性。为了在任何负载大小下都能实现较高的PSRR，本发明通过对第二级运放结构的改进，使得误差放大器的PSRR中AddEA始终相当趋近于1，且不受负载电流的影响，来实现高的低压差线性稳压器环路PSRR。

主权项

一种高稳定性高电源噪声抑制比的低压差线性稳压电路，该稳压电路包括：误差放大器、调整电路；所述误差放大器包括第一级放大器和第二级放大器；第一级放大器为传统的五管差分运算放大器；第二级放大器包括3个场效应晶体管：第一PMOS管(M1)、第一NMOS管(M2)和第二NMOS管(M3)、1个电阻(R1)、1个电容(C1)；其中第一PMOS管(M1)、第一NMOS管(M2)和第二NMOS管(M3)依次串联；所述第一PMOS管(M1)的源极接电源(VDD)，栅极接第一级运算放大器的输出(Vo1)；所述第一NMOS管(M2)的栅极接偏置电压(Vb2)；所述第二NMOS管(M3)的栅极接偏置电压(Vb1)，源极接地(VSS)；所述电阻(R1)和电容(C1)串联后并联于第一PMOS管(M1)的栅极与漏极两端，所述第一PMOS管(M1)和第一NMOS管(M2)的共接点为第二级运算放大器的输出(Vo2)；所述调整电路包括：第二PMOS管(M4)、反馈电阻R2、R3和负载电阻RL；所述第二PMOS管(M4)的源极接电源(VDD)，栅极接第二级运算放大器的输出(Vo2)，漏极依次串联反馈电阻R2、R3后接地(VSS)；所述反馈电阻R2、R3的共接点连接第一级放大器的反馈输入(Vfb)；所述负载电阻RL并联于反馈电阻R2、R3两端；所述第二PMOS管(M4)与反馈电阻R2的共接点为调整电路的输出。