[发明专利]一种高稳定性高电源噪声抑制比的低压差线性稳压电路

说明书

技术领域

本发明涉及集成电路领域，特别是一种低压差线性稳压电路。

背景技术

随着电子技术的广泛应用，使得人们的生产与生活变得越来越便捷高效，然而这也对电子系统提出了更高的性能要求。由于任何电子系统都需要电源为其提供电流，而更高的性能要求往往意味着更高的功耗，更低的噪声。图2为最简单的传统LDO结构，为了能够保持环路稳定性，只能采用一级运放作为误差放大器，通过片外电容的ESR零点补偿次主极点。但是只用一级运放作为误差放大器的LDO环路增益相对较低，LDO的输出电压的精度和电源抑制比都很低，整体性能不是很好。如果采用多级放大器作为误差放大器，则增加的极点会使得环路稳定性设计变得更加复杂。因此，现有的低压差线性稳压器在带载能力和电源噪声抑制方面无法做到最佳的折中，往往会有所偏重，因此，低压差线性稳压器的整体性能有待提升。

发明内容

本发明所要解决的问题是提供一种大带载能力(典型供电电流值300mA以上)、高稳定性、高电源噪声抑制比的低压差线性稳压电路。

本发明为解决上述技术问题所采用的技术方案一种高稳定性高电源噪声抑制比的低压差线性稳压电路，如图4，该稳压电路包括：误差放大器、调整电路；

所述误差放大器包括第一级放大器和第二级放大器；第一级放大器为传统的五管差分运算放大器；第二级放大器包括3个场效应晶体管：第一PMOS管(M1)、第一NMOS管(M2)和第二NMOS管(M3)、1个电阻(R1)、1个电容(C1)；其中第一PMOS管(M1)、第一NMOS管(M2)和第二NMOS管(M3)依次串联；所述第一PMOS管(M1)的源极接电源(VDD)，栅极接第一级运算放大器的输出(V_o1)；所述第一NMOS管(M2)的栅极接偏置电压(V_b2)；所述第二NMOS管(M3)的栅极接偏置电压(V_b1)，源极接地(VSS)；所述电阻(R1)和电容(C1)串联后并联于第一PMOS管(M1)的栅极与漏极两端，所述第一PMOS管(M1)和第一NMOS管(M2)的共接点为第二级运算放大器的输出(V_o2)；

所述调整电路包括：第二PMOS管(M4)、反馈电阻R2、R3和负载电阻RL；所述第二PMOS管(M4)的源极接电源(VDD)，栅极接第二级运算放大器的输出(V_o2)，漏极依次串联反馈电阻R2、R3后接地(VSS)；所述反馈电阻R2、R3的共接点连接第一级放大器的反馈输入(V_fb)；所述负载电阻RL并联于反馈电阻R2、R3两端；所述第二PMOS管(M4)与反馈电阻R2的共接点为调整电路的输出。

本发明通过采用密勒补偿，将误差放大器的两个极点分裂开来，再通过片外电容的等效电阻(ESR)产生的零点，补偿掉极点分离后的误差放大器的主极点。这样，整个线性稳压器环路表现为一个单级点系统特性，从而实现比传统低压差线性稳压器较高的稳定性。为了在任何负载大小下都能实现较高的PSRR，本发明通过对第二级运放结构的改进，使得误差放大器的PSRR中A_ddEA始终相当趋近于1，且不受负载电流的影响，来实现高的低压差线性稳压器环路PSRR。

附图说明

图1为本申请的低压差线性稳压器零极点示意图；

图2为本申请的一种低压差线性稳压器的结构示意图。

图3为本申请的一种低压差线性稳压器环路示意图。

图4为本申请的一种具体的低压差线性稳压器电路。

图5为本申请的一种“A”型运放示意图。

图6为本申的一种PMOS管输入共源级运放示意图。

具体实施方式

首先，低压差线性稳压器环路稳定性的实现：

在传统的输出电流为300mA以上的低压差线性稳压器应用中，绝大部分需要使用片外电容稳压。使用片外电容稳压的低压差线性稳压器，通常环路的主极点为输出极点。且轻载和重载时该极点位置变化很大，在轻载时该主极点位置最靠后，此时整个环路稳定性最差。为了实现较高的环路增益，误差放大器需要做两级运放，这样误差放大器就会有两个极点。所以整个低压差线性稳压器环路会有三个极点，环路的零极点如图1所示。p₁为主极点，即输出极点。p₂为次极点，即误差放大器的主极点。p₃为第三极点，即误差放大器的次主极点。