[发明专利]具有改善的写时间和降低的写功率的静态随机存取存储器有效
| 申请号： | 201680079168.3 | 申请日： | 2016-12-16 |
| 公开（公告）号： | CN108475525B | 公开（公告）日： | 2019-08-27 |
| 发明（设计）人： | S·K·古普塔;M·纳拉西姆汉;V·R·伯达 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G11C11/418 | 分类号： | G11C11/418;G11C8/18;G11C8/10;G11C8/08;G11C7/22 |
| 代理公司： | 上海专利商标事务所有限公司 31100 | 代理人： | 周敏;陈炜 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了一种静态随机存取存储器，其中写操作期间的字线断言被延迟直至检测到虚设位线的放电。 | ||
| 搜索关键词： | 静态随机存取存储器 写操作 放电 位线 字线 延迟 断言 虚设 检测 | ||
【主权项】：
1.一种存储器，包括：多条字线；虚设位线；虚设写驱动器，所述虚设写驱动器被配置成：响应于存储器时钟信号而对所述虚设位线放电，以对写操作期间位线的放电进行建模；以及行解码器，所述行解码器被配置成：解码地址信号以断言所述字线中的被寻址字线，其中，所述行解码器包括字线延迟电路，所述字线延迟电路被配置成：在所述写操作中将对所述地址信号的解码延迟直至所述虚设位线被放电，并且在读操作中不延迟对所述地址信号的解码。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680079168.3/，转载请声明来源钻瓜专利网。
- 上一篇：可重配置时钟控制装置和系统
- 下一篇：低漏泄ReRAM FPGA配置单元
