[发明专利]用于嵌入式存储器的面积有效的并行测试数据路径有效
| 申请号： | 201680061176.5 | 申请日： | 2016-10-31 |
| 公开（公告）号： | CN108140418B | 公开（公告）日： | 2022-03-25 |
| 发明（设计）人： | R·梅赫罗特拉;N·纳雷什;P·纳拉亚南;V·萨卡尔 | 申请（专利权）人： | 德州仪器公司 |
| 主分类号： | G11C29/12 | 分类号： | G11C29/12;G06F11/27 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 林斯凯 |
| 地址： | 美国德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在所描述实例中，BIST控制器(40)通过BIST数据路径产生待应用于嵌入式存储器(45)的测试数据样式。每个嵌入式存储器(45)耦合到专用本地比较器(46)，所述专用本地比较器(46)比较在测试期间从所述存储器(45)读取的数据与从所述BIST控制器(40)转发的预期数据响应。与一群组(48)待并行测试的存储器相关联的所述本地比较器(46)从所述群组(48)当中共享的本地响应延迟产生器(44)并行地接收所述预期数据响应。 | ||
| 搜索关键词： | 用于 嵌入式 存储器 面积 有效 并行 测试数据 路径 | ||
【主权项】：
一种用于执行集成电路中的多个存储器的并行测试的电路系统，其包括：第一控制器，其用于产生待应用于一或多个群组所述多个存储器的测试数据样式；第一群组本地比较器，所述第一群组本地比较器中的每个本地比较器与第一群组所述多个存储器中的相应一个相关联，所述第一群组所述多个存储器包含至少两个存储器；以及第一共享本地延迟响应产生器，其被耦合成从所述第一控制器接收所述测试数据样式且耦合到所述第一群组本地比较器中的每一个，以在第一选定延迟之后将对应于所述测试数据样式的预期数据响应同时应用于所述第一群组本地比较器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德州仪器公司，未经德州仪器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680061176.5/，转载请声明来源钻瓜专利网。
- 上一篇：具有降低布线复杂度的移位寄存器
- 下一篇：信息处理装置、方法以及程序
