[发明专利]用于嵌入式存储器的面积有效的并行测试数据路径

说明书

在所描述实例中，BIST控制器(40)通过BIST数据路径产生待应用于嵌入式存储器(45)的测试数据样式。每个嵌入式存储器(45)耦合到专用本地比较器(46)，所述专用本地比较器(46)比较在测试期间从所述存储器(45)读取的数据与从所述BIST控制器(40)转发的预期数据响应。与一群组(48)待并行测试的存储器相关联的所述本地比较器(46)从所述群组(48)当中共享的本地响应延迟产生器(44)并行地接收所述预期数据响应。

技术领域

本发明大体上涉及集成电路测试，且更具体地说，涉及测试大规模集成电路中的嵌入式存储器。

背景技术

不管通用还是针对特定端应用程序布置，许多现代电子集成电路基本上都集成了计算机系统的所有必需的功能组件。包含用于控制并管理广泛范围的功能和有用的应用程序的计算能力的那些大规模集成电路常常被称作“芯片上系统(system on a chip)”或“SoC”装置。典型的现代SoC架构包含执行以下数字计算机功能的一或多个处理器“核心”：从存储器检索可执行指令、对从存储器检索的数字数据执行算术和逻辑运算、和存储那些运算的结果。其它数字、模拟、混合信号或甚至RF功能也可集成到SoC中来获取并输出由处理器核心处理的数据。在任何状况下，考虑到大量数字数据常常涉及执行这些现代装置的复杂功能，在这些SoC装置中现通常实施相当大的固态存储器容量。

为了优化性能，存储器资源通常分布在整个典型的现代SoC装置中。这些存储器资源可包含易失性存储器和非易失性存储器两者。此分布式存储器架构致使存储器资源物理上且电气地(或逻辑地)接近于将存取存储器架构的处理功能，但可物理上且逻辑地远离同一类型的其它类似存储器。举例来说，展开本地存储器资源将最小化系统总线上的业务，这会降低总线争用和不期望时延的可能性，并还减少存取时间并降低存储器管理开销。在整个现代大规模SoC装置中实施的存储器阵列的数目可以是相当大的，在一些状况下数目达到数百个。

在制造时，对集成电路的功能性和性能的完全测试是重要的，这尤其是因为存储器资源会占据典型现代SoC的相当大的芯片面积。常规存储器测试算法会是相当耗时的，涉及数量级O(nx)的测试样式的存储器测试算法尤其如此，其中x大于一，且因而可通过存储器测试控制所涉及测试时间和测试成本。在整个典型SoC装置中分布嵌入式存储器资源进一步使存储器测试的任务复杂，这是因为许多存储器阵列不可由外部自动化测试设备直接存取但又仍必须经受测试。

SoC装置通常包含在加电或重设之后即刻为装置执行自测试操作的内部测试电路系统(“内置自测试(built-in self-test)”或“BIST”电路系统)。BIST还可涉及在制造时以及在加电时测试存储器。常规BIST存储器测试技术可包含在SoC中放置固线式逻辑，来实施在电路设计时开发的存储器测试算法。但是，在所述过程的早期阶段，确定待执行的特定测试可能并不可行。另一常规BIST方法是使用SoC自身的中央处理单元以执行存储器测试。但此方法可能是受限制的，这是因为装置中的并非所有嵌入式存储器阵列可对CPU可见，并因此不可由CPU测试。用于提供对嵌入式存储器的外部存取的直接存储器存取(directmemory access，DMA)技术也已知，但通常不能够按其完全操作速度存取存储器。

由于这些限制，已开发出可编程BIST(“programmable BIST，pBIST”)技术来在SoC情境中测试嵌入式存储器。彼此一起共同转让且以引用的方式并入本文中的第7,324,392号美国专利和第US 2014/0164856号美国专利申请公开描述了用于测试例如SoC装置等大规模集成电路中的嵌入式存储器的这些pBIST技术的实例。根据这些方法，pBIST电路系统包含通用测试控制器，通用测试控制器由一组指令编程以产生用于装置的各种内部和嵌入式功能的测试条件，并接收并记录那些功能对那些测试条件的响应。在存储器测试情境中，这些操作包含将期望数据样式写入到嵌入式存储器，并接着对存储器进行寻址以检索并比较所存储数据与预期数据。通常，在存储器测试期间在其上方传达数据的BIST数据路径是与有助于在SoC的正常操作中存取嵌入式存储器的数据路径分离且非相依的数据路径。