[发明专利]用于嵌入式存储器的面积有效的并行测试数据路径

权利要求书

1.一种其经配置以执行集成电路所包括的多个存储器的并行测试的电路系统，其包括：

第一控制器，其用于产生待应用于一或多个群组所述多个存储器的测试数据样式；

第一群组本地比较器，所述第一群组本地比较器中的每个本地比较器与第一群组所述多个存储器中的相应一个相关联，所述第一群组所述多个存储器包含至少两个存储器；以及

第一共享本地延迟响应产生器，其被耦合成从所述第一控制器接收所述测试数据样式且耦合到所述第一群组本地比较器中的每一个，以在第一选定延迟之后将对应于所述测试数据样式的预期数据响应同时应用于所述第一群组本地比较器；

第二群组本地比较器，所述第二群组本地比较器中的每个本地比较器与第二群组所述多个存储器中的相应一个相关联；以及

第二共享本地延迟响应产生器，其被耦合成从管线延迟级中的一或多个接收所述测试数据样式且耦合到所述第二群组本地比较器中的每一个，以在第二选定延迟之后将对应于所述测试数据样式的预期数据响应同时转发到所述第二群组本地比较器。

2.根据权利要求1所述的电路系统，其中一或多个所述管线延迟级，其耦合到所述第一控制器的输出，以在一或多个延迟周期之后将所述测试数据样式从所述第一控制器转发到第一群组存储器和所述第一共享本地延迟响应产生器。

3.根据权利要求2所述的电路系统，

其中所述管线延迟级中的至少一个是用于在一或多个延迟周期之后将所述测试数据样式从所述第一控制器转发到第二群组存储器和所述第二共享本地延迟响应产生器。

4.根据权利要求3所述的电路系统，其进一步包括：至少一个额外管线延迟级，其耦合于所述第一控制器与所述第二群组存储器和所述第二共享本地延迟响应产生器之间。

5.根据权利要求3所述的电路系统，其中：所述第一控制器针对第一存储器类型的存储器产生所述测试数据样式；且所述第一群组存储器和所述第二群组存储器中的存储器中的每一个属于所述第一存储器类型。

6.根据权利要求1所述的电路系统，其中所述第一共享本地延迟响应产生器包括串联耦合的一或多个延迟级。

7.根据权利要求6所述的电路系统，其中所述延迟级中的每一个包括时控缓冲器。

8.根据权利要求1所述的电路系统，其中：由所述第一控制器产生的所述测试数据样式具有选定数据字宽度；且所述选定数据字宽度对应于所述第一群组所述多个存储器中的存储器的最宽数据字宽度。

9.根据权利要求1所述的电路系统，其进一步包括：

第二控制器，其用于产生待应用于一或多个群组所述多个存储器的测试数据样式；

第二群组本地比较器，所述第二群组本地比较器中的每个本地比较器与第二群组所述多个存储器中的相应一个相关联；以及

第二共享本地延迟响应产生器，其被耦合成从所述第二控制器接收所述测试数据样式且耦合到所述第二群组本地比较器中的每一个，以在第二选定延迟之后将对应于所述测试数据样式的预期数据响应同时应用于所述第一群组本地比较器。

10.根据权利要求9所述的电路系统，其中：所述第一控制器针对第一存储器类型的存储器产生所述测试数据样式；第一群组存储器中的存储器中的每一个属于所述第一存储器类型；所述第二控制器针对第二存储器类型的存储器产生所述测试数据样式；且第二群组存储器属于所述第二存储器类型。

11.根据权利要求10所述的电路系统，其中所述第一存储器类型对应于单端口存储器且所述第二存储器类型对应于双端口存储器。

12.根据权利要求10所述的电路系统，其中所述第一存储器类型对应于随机存取存储器且所述第二存储器类型对应于非易失性存储器。