[发明专利]低功率存储器子系统中的存储器阵列和链路纠错在审
| 申请号： | 201680038348.7 | 申请日： | 2016-04-27 |
| 公开（公告）号： | CN107820606A | 公开（公告）日： | 2018-03-20 |
| 发明（设计）人： | J·徐;D·I·韦斯特 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | G06F11/10 | 分类号： | G06F11/10 |
| 代理公司： | 上海专利商标事务所有限公司31100 | 代理人： | 周敏,陈炜 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种低功率存储器子系统中的存储器阵列和链路纠错方法包括在正常写操作期间以及在读操作期间将纠错码(ECC)奇偶校验位嵌入到未使用的数据掩码位内。该方法还包括在掩码写操作期间将该ECC奇偶校验位嵌入与经断言的数据掩码位相对应的掩码写数据字节中。 | ||
| 搜索关键词： | 功率 存储器 子系统 中的 阵列 纠错 | ||
【主权项】：
一种低功率存储器子系统中的存储器阵列和链路纠错方法，包括：在正常写操作期间以及在读操作期间将纠错码(ECC)奇偶校验位嵌入到未使用的数据掩码位内；以及在掩码写操作期间将所述ECC奇偶校验位嵌入与经断言的数据掩码位相对应的掩码写数据字节中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201680038348.7/，转载请声明来源钻瓜专利网。
- 上一篇：用于动态低延迟优化的系统和方法
- 下一篇：事件处理系统调页
