[发明专利]互连结构及其制造方法有效
申请号: | 201611066883.1 | 申请日: | 2016-11-29 |
公开(公告)号: | CN108122820B | 公开(公告)日: | 2020-06-02 |
发明(设计)人: | 何作鹏;朱继光 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司;中芯集成电路(宁波)有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人: | 曲瑞 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种互连结构及其制造方法,涉及半导体技术领域。该方法包括:提供衬底结构,其包括衬底和在衬底上的第一电介质层,第一电介质层具有延伸到衬底的用于第一互连层的开口;在第一电介质层远离开口的区域之上形成第一掩模层;沉积第一金属层以填充开口,并覆盖第一电介质层未被第一掩模层覆盖的区域;其中,第一金属层与第一掩模层邻接的部分作为第二互连层的下部;去除第一掩模层;形成第二电介质层,以覆盖第一金属层和第一电介质层暴露的部分,所述第二电介质层具有用于第二互连层的沟槽,沟槽使得第二互连层的下部露出;在沟槽中填充第二金属层,从而形成第二互连层的上部。本发明能减小互连结构中的应力。 | ||
搜索关键词: | 互连 结构 及其 制造 方法 | ||
【主权项】:
一种互连结构的制造方法,其特征在于,包括:提供衬底结构,所述衬底结构包括衬底和在所述衬底上的第一电介质层,所述第一电介质层具有延伸到所述衬底的用于第一互连层的开口;在所述第一电介质层远离所述开口的区域之上形成第一掩模层;沉积第一金属层以填充所述开口,并覆盖所述第一电介质层未被所述第一掩模层覆盖的区域;其中,所述第一金属层与所述第一掩模层邻接的部分作为第二互连层的下部;去除所述第一掩模层;形成第二电介质层,以覆盖所述第一金属层和所述第一电介质层暴露的部分,所述第二电介质层具有用于第二互连层的沟槽,所述沟槽使得所述第二互连层的下部露出;在所述沟槽中填充第二金属层,从而形成第二互连层的上部。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯集成电路(宁波)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯集成电路(宁波)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201611066883.1/,转载请声明来源钻瓜专利网。
- 上一篇:浅沟槽隔离结构及其制备方法
- 下一篇:互连结构及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造