[发明专利]互连结构及其制造方法

说明书

本发明公开了一种互连结构及其制造方法，涉及半导体技术领域。该方法包括：提供衬底结构，其包括衬底和在衬底上的第一电介质层，第一电介质层具有延伸到衬底的用于第一互连层的开口；在第一电介质层远离开口的区域之上形成第一掩模层；沉积第一金属层以填充开口，并覆盖第一电介质层未被第一掩模层覆盖的区域；其中，第一金属层与第一掩模层邻接的部分作为第二互连层的下部；去除第一掩模层；形成第二电介质层，以覆盖第一金属层和第一电介质层暴露的部分，所述第二电介质层具有用于第二互连层的沟槽，沟槽使得第二互连层的下部露出；在沟槽中填充第二金属层，从而形成第二互连层的上部。本发明能减小互连结构中的应力。

技术领域

本发明涉及半导体技术领域，尤其涉及一种互连结构及其制造方法。

背景技术

随着器件尺寸的缩小，现有的方案中通常采用大马士革工艺来形成互连结构。现有的一个典型的互连结构的制造方法可以包括如下步骤：首先，在电介质层中形成开口；然后，在电介质层的表面和开口中沉积阻挡层和籽晶层；之后，在籽晶层上电镀沉积金属以填充开口；然后对电镀沉积的金属进行平坦化。

发明人发现，现有的互连结构的制造方法存在如下问题：从开口底部向上电镀金属的速度比较慢，因此，为了填充开口需要在整个晶片上电镀沉积的金属的量比较大。例如，在集成无源器件(IPD)工艺中，电导的结构比较大，需要沉积很厚的金属才能填充互连结构的开口。如此，一方面，沉积的金属会有很大的应力，这会使得互连结构中的应力较大；另外，大的应力还会使得晶片翘曲，甚至破裂。另一方面，沉积的金属比较厚，沉积金属的工艺成本以及后续平坦化工艺的成本较高。

发明内容

本发明的一个目的在于减小互连结构中的应力。

根据本发明的一个实施例，提供了一种互连结构的制造方法，包括：提供衬底结构，所述衬底结构包括衬底和在所述衬底上的第一电介质层，所述第一电介质层具有延伸到所述衬底的用于第一互连层的开口；在所述第一电介质层远离所述开口的区域之上形成第一掩模层；沉积第一金属层以填充所述开口，并覆盖所述第一电介质层未被所述第一掩模层覆盖的区域；其中，所述第一金属层与所述第一掩模层邻接的部分作为第二互连层的下部；去除所述第一掩模层；形成第二电介质层，以覆盖所述第一金属层和所述第一电介质层暴露的部分，所述第二电介质层具有用于第二互连层的沟槽，所述沟槽使得所述第二互连层的下部露出；在所述沟槽中填充第二金属层，从而形成第二互连层的上部。

在一个实施例中，所述在所述沟槽中填充第二金属层包括：在剩余的第二电介质层的至少一部分之上形成第二掩模层；沉积第二金属层，以填充所述沟槽；去除所述第二掩模层；执行平坦化工艺，以使得剩余的第二金属层的上表面与所述第二电介质层的上表面基本齐平。

在一个实施例中，所述在所述沟槽中填充第二金属层包括：沉积第二金属层，以填充所述沟槽并覆盖剩余的第二电介质层；执行平坦化工艺，以使得剩余的第二金属层的上表面与所述第二电介质层的上表面基本齐平。

在一个实施例中，在所述第一电介质层远离所述开口的区域之上形成第一掩模层之前，还包括：在所述衬底结构上形成第一阻挡层，所述第一掩模层形成在所述第一阻挡层之上；在去除所述第一掩模层之后，还包括：去除暴露的所述第一阻挡层。

在一个实施例中，在所述第一电介质层远离所述开口的区域之上形成第一掩模层之前，还包括：在所述第一阻挡层上形成第一籽晶层，所述第一掩模层形成在所述第一籽晶层上；在去除所述第一掩模层之后，还包括：去除暴露的所述第一籽晶层。

在一个实施例中，在剩余的第二电介质层的至少一部分之上形成第二掩模层之前，还包括：

在所述剩余的第二电介质层、所述沟槽的底部和侧壁上形成第二阻挡层，所述第二掩模层形成在所述第二阻挡层之上。

在一个实施例中，在剩余的第二电介质层的至少一部分之上形成第二掩模层之前，还包括：在所述第二阻挡层上形成第二籽晶层，所述第二掩模层形成在所述第二籽晶层上。