[发明专利]半导体装置及其制造方法

摘要

本申请的发明涉及一种半导体装置及其制造方法。实施方式的半导体装置包含第1配线部、第1导电型的第1半导体区域、积层体、柱状部、多个第1绝缘部、及多个半导体区域列。第1配线部隔着第1绝缘膜设置在衬底上。第1半导体区域隔着第2绝缘膜设置在第1配线部上。积层体设置在第1半导体区域上。积层体包含交替地积层的多个第3绝缘膜及多个电极层。柱状部设置在积层体内。柱状部包含半导体主体及电荷累积膜。多个第1绝缘部设置在积层体内。多个第1绝缘部与第1半导体区域相接。多个半导体区域列设置在第1半导体区域内。多个半导体区域列分别包含相互分离的第2导电型的多个第2半导体区域。多个第2半导体区域设置在多个第1绝缘部的下方，且沿着第1绝缘部在第1方向上排列。多个第2半导体区域与第1配线部电连接。

主权项

一种半导体装置，其特征在于包括：第1配线部，隔着第1绝缘膜设置在衬底上；第1导电型的第1半导体区域，隔着第2绝缘膜设置在所述第1配线部上；积层体，设置在所述第1半导体区域上，且所述积层体包含交替地积层的多个第3绝缘膜及多个电极层；柱状部，设置在所述积层体内，且所述柱状部沿着所述积层体的积层方向延伸，所述柱状部包含半导体主体及电荷累积膜，所述半导体主体与所述第1半导体区域相接；多个第1绝缘部，设置在所述积层体内，且所述多个第1绝缘部沿着所述积层方向、及与所述积层方向交叉的第1方向延伸，所述多个第1绝缘部与所述第1半导体区域相接；以及多个半导体区域列，设置在所述第1半导体区域内，且所述多个半导体区域列分别包含相互分离的第2导电型的多个第2半导体区域，所述多个第2半导体区域设置在所述多个第1绝缘部的下方，且沿着所述第1绝缘部在所述第1方向上排列，所述多个第2半导体区域与所述第1配线部电连接。