[发明专利]用于半导体中段制程(MEOL)工艺的方法和结构有效

专利信息
申请号: 201610729204.8 申请日: 2016-08-26
公开(公告)号: CN106711042B 公开(公告)日: 2019-09-06
发明(设计)人: 吕志伟;李忠儒;黄建桦;沈香谷;陈昭诚 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L21/336 分类号: H01L21/336;H01L21/768
代理公司: 北京德恒律治知识产权代理有限公司 11409 代理人: 章社杲;李伟
地址: 中国台*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 形成半导体器件的方法提供了前体,该前体包括具有第一区域和第二区域的衬底,其中,第一区域包括绝缘体并且第二区域包括晶体管的源极、漏极和沟道区域。该前体还包括位于绝缘体上方的栅极堆叠件以及位于沟道区域上方的栅极堆叠件。该前体还包括位于栅极堆叠件上方的第一介电层。该方法还包括使第一介电层部分地凹进;在凹进的第一介电层上方形成第二介电层;并且在第二介电层上方形成接触蚀刻停止(CES)层。在实施例中,该方法还包括在栅极堆叠件上方形成栅极导通孔,在S/D区域上方形成源极和漏极(S/D)导通孔,并且在栅极导通孔和S/D导通孔中形成通孔。本发明的实施例还涉及用于半导体中段制程(MEOL)工艺的方法和结构。
搜索关键词: 用于 半导体 中段 meol 工艺 方法 结构
【主权项】:
1.一种形成半导体器件的方法,所述方法包括:提供前体,所述前体包括:衬底,具有第一区域和第二区域,其中,所述第一区域包括绝缘体并且所述第二区域包括晶体管的源极区域、漏极区域和沟道区域;第一栅极堆叠件和第二栅极堆叠件,位于所述绝缘体上方;第三栅极堆叠件,位于所述沟道区域上方;和第一介电层,位于所述第一栅极堆叠件、所述第二栅极堆叠件和所述第三栅极堆叠件上方;使所述第一介电层部分地凹进,以形成凹进的第一介电层;在凹进的第一介电层上方形成第二介电层;以及在所述第二介电层上方形成接触蚀刻停止(CES)层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610729204.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top