[发明专利]用于半导体中段制程（MEOL）工艺的方法和结构

权利要求书

1.一种形成半导体器件的方法，所述方法包括：

提供前体，所述前体包括：

衬底，具有第一区域和第二区域，其中，所述第一区域包括绝缘体并且所述第二区域包括晶体管的源极区域、漏极区域和沟道区域；

第一栅极堆叠件和第二栅极堆叠件，位于所述绝缘体上方；

第三栅极堆叠件，位于所述沟道区域上方；和

第一介电层，位于所述第一栅极堆叠件、所述第二栅极堆叠件和所述第三栅极堆叠件上方；

使所述第一介电层部分地凹进，以形成凹进的第一介电层；

在凹进的第一介电层上方形成第二介电层；以及

在所述第二介电层上方形成接触蚀刻停止(CES)层。

2.根据权利要求1所述的方法，还包括：

在所述CES层上方形成层间介电(ILD)层；

在所述第二栅极堆叠件和所述第三栅极堆叠件上方的所述ILD层中分别蚀刻第一孔洞和第二孔洞；

通过所述第一孔洞和所述第二孔洞蚀刻所述CES层和所述第二介电层以暴露所述第二栅极堆叠件和所述第三栅极堆叠件上方的所述凹进的第一介电层；

蚀刻所述第一区域中的所述ILD层以暴露所述CES层；

蚀刻所述第一区域中的所述CES层以暴露所述第二介电层；以及

蚀刻所述凹进的第一介电层以暴露所述第二栅极堆叠件和所述第三栅极堆叠件，而所述第一栅极堆叠件保持由所述凹进的第一介电层和位于所述凹进的第一介电层上方的所述第二介电层覆盖。

3.根据权利要求2所述的方法，其中，在所述半导体器件的比蚀刻所述第二孔洞的区具有更小的栅极通孔间距的区中蚀刻所述第一孔洞。

4.根据权利要求2所述的方法，其中，在所述半导体器件的比蚀刻所述第二孔洞的区具有更大的栅极通孔间距的区中蚀刻所述第一孔洞。

5.根据权利要求2所述的方法，其中，所述CES层和所述第二介电层的蚀刻包括调节至去除所述第二介电层而所述凹进的第一介电层保持不变的蚀刻工艺。

6.根据权利要求2所述的方法，其中，所述凹进的第一介电层的蚀刻包括调节至去除所述凹进的第一介电层而所述第二介电层保持不变的蚀刻工艺。

7.根据权利要求2所述的方法，还包括，在蚀刻所述第一区域中的所述ILD层之前：

在源极/漏极(S/D)区域上方的所述ILD层中蚀刻S/D导通孔。

8.根据权利要求7所述的方法，其中：

所述前体还包括：

S/D接触件，位于所述S/D区域上方；和

第三介电层，位于所述S/D接触件上方；和

所述第一区域中的所述CES层的蚀刻包括通过所述S/D导通孔蚀刻所述CES层和所述第三介电层以暴露所述S/D接触件。

9.根据权利要求8所述的方法，还包括：

在所述第一区域和所述第二区域上方沉积金属层，其中，所述金属层与所述第二栅极堆叠件和所述第三栅极堆叠件以及所述S/D接触件电通信，并且其中，所述金属层通过至少所述凹进的第一介电层和所述第二介电层与所述第一栅极堆叠件电隔离。

10.根据权利要求9所述的方法，还包括：

实施化学机械平坦化(CMP)工艺以去除所述金属层和所述ILD层的部分直至暴露所述第二区域上方的所述CES层。

11.根据权利要求1所述的方法，其中，所述第一介电层的部分地凹进将所述第一介电层的厚度减小了10％至90％。