[发明专利]集成电路结构

摘要

本发明提供一种集成电路，包括一SRAM阵列。SRAM阵列包括具有第一多行以及多列的SRAM单元的一第一子阵列以及具有第二多行以及多列的SRAM单元的一第二子阵列。第一位元线以及第一互补位元线连接至第一子阵列中的一列的第一以及第二沟道栅极金属氧化物半导体装置。第二位元线以及第二互补位元线连接至第二子阵列中的一列的静态随机存取存储器单元的第一以及第二沟道栅极金属氧化物半导体装置。第一位元线以及第一互补位元线与第二位元线以及第二互补位元线断开。感测放大器电路电性耦接至并用以感测第一位元线、第一互补位元线、第二位元线以及第二互补位元线。

主权项

1.一种集成电路结构，包括：/n一静态随机存取存储器阵列，包括一第一子阵列以及一第二子阵列，上述第一子阵列包括具有一第一多行以及多列的静态随机存取存储器单元，上述第二子阵列包括具有一第二多行以及上述列的上述静态随机存取存储器单元，以及上述静态随机存取存储器阵列中的每个上述静态随机存取存储器单元包括：/n一第一上拉金氧半导体装置以及一第二上拉金氧半导体装置；/n一第一下拉金氧半导体装置以及一第二下拉金氧半导体装置，与上述第一上拉金氧半导体装置以及上述第二上拉金氧半导体装置形成多交叉栓锁反相器；以及/n一第一沟道栅极金属氧化物半导体装置以及一第二沟道栅极金属氧化物半导体装置，连接至上述交叉栓锁反相器；/n一第一位元线以及一第一互补位元线，连接至上述第一子阵列的一行中的上述静态随机存取存储器单元的上述第一沟道栅极金属氧化物半导体装置以及上述第二沟道栅极金属氧化物半导体装置；/n一第二位元线以及一第二互补位元线，连接至上述第二子阵列的一列中的上述静态随机存取存储器单元的上述第一沟道栅极金属氧化物半导体装置以及上述第二沟道栅极金属氧化物半导体装置，其中上述第一位元线以及上述第一互补位元线是与上述第二位元线以及上述第二互补位元线为断开；/n一感测放大器电路，电性耦接至上述第一位元线、上述第一互补位元线、上述第二位元线以及上述第二互补位元线，并用以感测上述第一位元线、上述第一互补位元线、上述第二位元线以及上述第二互补位元线；以及/n一第一桥接金属层导线以及一第二桥接金属层导线，分别连接至上述第一位元线以及上述第一互补位元线，其中上述第一桥接金属层导线以及上述第二桥接金属层导线于未连接至上述第二子阵列中的上述静态随机存取存储器单元的情况下跨越上述第二子阵列。/n