[发明专利]半导体结构的形成方法在审
申请号: | 201610081038.5 | 申请日: | 2016-02-04 |
公开(公告)号: | CN105655286A | 公开(公告)日: | 2016-06-08 |
发明(设计)人: | 沈思杰;张怡 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | H01L21/762 | 分类号: | H01L21/762 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 高静;吴敏 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种半导体结构的形成方法,包括:提供衬底,包括用于形成核心存储电路的第一区域;依次在衬底上形成栅电极膜和初始硬掩膜;采用第一刻蚀工艺,刻蚀初始硬掩膜,在第一区域形成贯穿初始硬掩膜的第一开口;在第一开口中填充牺牲层;采用第二刻蚀工艺,刻蚀牺牲层和第一开口底部的衬底,在第一区域衬底内形成第一沟槽;在第一沟槽内形成第一隔离结构。本发明先在第一区域形成贯穿初始硬掩膜的第一开口,再在第一开口中填充牺牲层,形成第一沟槽时,沿第一开口先刻蚀牺牲层再刻蚀衬底,因此可以获得深度较小的第一沟槽以降低第一沟槽的深宽比,避免在第一隔离结构内产生空隙,从而提高第一隔离结构的形成质量,进而提高半导体器件的电学性能。 | ||
搜索关键词: | 半导体 结构 形成 方法 | ||
【主权项】:
一种半导体结构的形成方法,其特征在于,包括:提供衬底,包括用于形成核心存储电路的第一区域和用于形成外围电路的第二区域;在所述衬底上形成栅电极膜;在所述栅电极膜表面形成初始硬掩膜;采用第一刻蚀工艺,刻蚀所述初始硬掩膜,形成硬掩膜并形成贯穿所述初始硬掩膜的开口,所述开口包括位于所述第一区域的第一开口,以及位于所述第二区域的第二开口,所述第一开口的线宽小于所述第二开口的线宽;在所述第一开口中填充牺牲层;采用第二刻蚀工艺,刻蚀所述牺牲层和所述第一开口底部的所述衬底,并沿所述第二开口刻蚀所述衬底,分别在所述第一区域衬底内形成第一沟槽、在所述第二区域衬底内形成第二沟槽,所述第一沟槽的深度小于所述第二沟槽的深度;在所述第一沟槽内形成第一隔离结构,在所述第二沟槽内形成第二隔离结构。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610081038.5/,转载请声明来源钻瓜专利网。
- 上一篇:阵列基板的制造方法、阵列基板和显示装置
- 下一篇:沟槽隔离结构及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造