[发明专利]基于可重复配置单元的FPGA局部互联资源自动化测试方法

摘要

本发明属于集成电路技术领域，具体为基于可重复配置单元的FPGA局部互联资源自动化测试方法。包括对FPGA芯片中所有局部互联线段和所有局部可编程互联开关的测试。本发明充分利用FPGA阵列的规律性，将FPGA局部互联与邻近的逻辑电路资源配置成可重复配置单元模版，然后将这些单元模版依次首尾相连，重复遍历至整个FPGA阵列。本发明可测试的故障包括了互联线段的开路、短路故障和互联开关的常开、常闭故障。本发明能够完成对FPGA芯片内部所有局部互联资源的测试，并且对于不同结构和规模的FPGA都具有很高的适用性。测试所需要的配置数目、配置难度和测试时间都能得到极大地优化。

主权项

1.一种基于可重复配置单元的FPGA局部互联资源自动化测试方法，其特征在于具体步骤为：首先，将局部互联与周围的逻辑电路组合到一起，构建成可重复的配置单元；然后，将这些单元的上级输出作为下级的输入，依次首位相连，重复至整个FPGA阵列；所述可重复的配置单元的构建方法如下：对于CLB和局部互联组成的重复配置单元，将CLB中的查找表配置成异或的逻辑运算形式，使得其输出信号与输入信号完全相同，将多个重复单元依次串联起来；对于DSP和局部互联组成的重复配置单元，将DSP配置成乘累加的运算形式，使得上一级的运算输出结果作为下一级的运算输入数据；对于BRAM和局部互联组成的重复配置单元，将BRAM配置成只读的ROM工作模式，使得ROM的输出结果作为下一级ROM的地址信号；对于IOB和局部互联组成的重复配置单元，将IOB配置成串并转换的工作模式，如此类推；当所有重复配置单元模版构建好后，将这些模版的上级输出作为搜索测试路径的起点，下级输入作为搜索路径的终点，利用自动化算法遍历所有的测试路径组合，确保覆盖到所有的局部互联资源；这里，CLB、DSP、BRAM、IOB为FPGA中的基本的电路逻辑单元，CLB是可编程逻辑单元，BRAM是块RAM，DSP是数字信号处理器，IOB是输入输出单元。