[发明专利]基于可重复配置单元的FPGA局部互联资源自动化测试方法

说明书

本发明属于集成电路技术领域，具体为基于可重复配置单元的FPGA局部互联资源自动化测试方法。包括对FPGA芯片中所有局部互联线段和所有局部可编程互联开关的测试。本发明充分利用FPGA阵列的规律性，将FPGA局部互联与邻近的逻辑电路资源配置成可重复配置单元模版，然后将这些单元模版依次首尾相连，重复遍历至整个FPGA阵列。本发明可测试的故障包括了互联线段的开路、短路故障和互联开关的常开、常闭故障。本发明能够完成对FPGA芯片内部所有局部互联资源的测试，并且对于不同结构和规模的FPGA都具有很高的适用性。测试所需要的配置数目、配置难度和测试时间都能得到极大地优化。

技术领域

本发明属于集成电路技术领域，具体涉及一种FPGA（现场可编程门阵列）中局部互联资源的遍历测试方法。

背景技术

现场可编程门阵列（Field Programmable Gate Array, FPGA），作为一种可编程逻辑器件，既解决了专用集成电路设计周期长，制造成本高和生产工艺复杂的不足，又避免了原有可编程逻辑器件门电路数量有限和工作频率较低的缺点。FPGA可以通过硬件描述语言对其编程，用户使用硬件描述语言设计电路，再通过相应的FPGA配套软件进行布局布线后，生成位流文件下载到FPGA芯片中，从而将FPGA芯片快速配置成用户所需要的电路。

互联资源是FPGA芯片中最重要的部分，大概占据了60~80%的硬件资源^1-2，所以对互联资源的测试是FPGA测试过程中最为重要的部分。FPGA互联测试一般可分为与应用无关的测试³和与应用相关的测试⁴两种形式，这其中以前者更为重要。首先，与应用无关的互联测试要遍历测试到FPGA芯片中所有的互联资源，以确保在任意的用户配置下，FPGA都能正确地工作。其次，由于FPGA中局部互联资源与周围的逻辑电路单元是紧密相关的，所以对局部互联的测试就不可避免地需要配置逻辑电路单元，这也给局部互联测试增加了难度。最后，现代FPGA中通常会包含一些IP核，所以对FPGA局部互联的遍历测试也应该包含这些与IP核相关的局部互联资源。

通常情况下，在测试中对FPGA芯片施加激励和读取响应的时间是很短，主要的时间则耗费在对FPGA的编程下载上，一般情况下这一时间可以达到数秒到数分钟⁵。所以，衡量一种测试方法优劣的标准就包括了故障覆盖率和测试所需时间，也就是测试中所用到的配置数目。

目前国际上FPGA互联测试集中在全局互联测试上，对局部互联测试方法研究相对较少。现有FPGA局部互联测试方法大多是基于学术界使用的连接盒和开关盒（CB和SB）模型，将局部互联简单地抽象为多路选择器，然后用类似总线测试的方法和异或树的结构实现对FPGA局部互联的遍历测试⁶。但是，实际FPGA局部互联的复杂程度远远超过多路选择器这样的学术研究模型，所以这类测试方法会导致局部互联故障覆盖率的大大下降而不实用。对FPGA局部互联的测试不同于对全局互联的测试，主要体现在测试全局互联资源时，仅全局线网和全局开关被配置和使用到，FPGA中的逻辑资源很少或没有被使用到。这是由于全局互联资源与FPGA的逻辑电路资源相对独立，测试时不需要特别配置逻辑电路资源。但是对于局部互联资源，因为其与周围的逻辑电路是紧密相连的，绝大部分的开关和线段只有在逻辑电路被使用到时才能被测试到。所以，对FPGA局部互联的测试就需要先配置好相应的逻辑电路资源。另一种测试局部互联的方法是采用内建自测试（BIST）的思想，将FPGA中一部分资源配置好来测试另一部分资源。然后再通过解决图的着色问题来获得最少的测试配置数目⁷。然而，随着FPGA的规模越来越大，局部互联资源通常含有百万量级的互联线段和开关，导致该方法的复杂度急剧增加。

参考文献：

[1] Marrakchi Z, Mrabet H, Farooq U, et al. FPGA interconnecttopologies exploration[J]. International Journal of Reconfigurable Computing,2009, 2009: 6.