[实用新型]一种采用低分辨率DAC电容阵列的SAR ADC

摘要

本实用新型公开了一种采用低分辨率DAC电容阵列的SAR ADC，包括两个DAC阵列、三个前置放大器、五个比较器和SAR控制逻辑电路，其中两个DAC阵列之间采用内插结构，与现有技术比较，在相邻的两个预放大器之间，各插入一个内插比较器，这样，电容数模阵列的数目可以被减小。本实用新型给多比特/周期SAR ADC提供一种权衡带宽和分辨率的解决方案，本实用新型的优点是对于高精度的SAR ADC的设计可以避免大尺寸的DAC阵列的使用，使得电容DAC阵列只需要满足热噪声的抑制需求。

主权项

一种采用低分辨率DAC电容阵列的SAR ADC，包括三个前置放大器、三个比较器和SAR控制逻辑电路，其特征在于：它还包括两个DAC阵列、两个比较器；其中，第一DAC阵列的输出端分别与第一前置放大器和第二前置放大器连接，第二DAC阵列的输出端分别与第二前置放大器和第三前置放大器连接，第一前置放大器的输出端分别与第一比较器和第二比较器连接，第二前置放大器的输出端分别与第二比较器、第三比较器和第四比较器连接，第三前置放大器的输出端分别与第四比较器和第五比较器连接，第一比较器、第二比较器、第三比较器、第四比较器和第五比较器的输出端与SAR控制逻辑电路连接，SAR控制逻辑电路的DAC控制端分别与第一DAC阵列和第二DAC阵列连接，SAR控制逻辑电路的比较器输出端分别与第一比较器、第二比较器、第三比较器、第四比较器和第五比较器连接，SAR控制逻辑电路的数据输出端输出数据。