[实用新型]一种基于FPGA的微弱信号采集系统有效
申请号: | 201520737714.0 | 申请日: | 2015-09-21 |
公开(公告)号: | CN204926480U | 公开(公告)日: | 2015-12-30 |
发明(设计)人: | 姚少鹏;徐正 | 申请(专利权)人: | 中国地质大学(武汉) |
主分类号: | G08C17/02 | 分类号: | G08C17/02 |
代理公司: | 北京轻创知识产权代理有限公司 11212 | 代理人: | 陈薇 |
地址: | 430074 湖北省武汉市洪山区鲁磨路38*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本实用新型涉及一种基于FPGA的微弱信号采集系统,包括依次连接的信号调理电路、程控放大电路、AD转换电路、FPGA、第一ZigBee模块、信号转换电路和上位机,所述程控放大电路还与所述FPGA连接,外部时钟信号接入所述FPGA。本实用新型的一种基于FPGA的微弱信号采集系统可采集微弱电信号,通过信号调理电路将输入的非常微弱且包含多种干扰噪声源的低电平信号进行放大、滤波、抑制噪声并统一格式,并采用增益可调的程控放大电路,传输数据带宽大、传输速率快;另外无线信号构成的局域网可以通过现有设备直接接受,不需要在额外添加任何硬件,组网操作简单、网络容量大。 | ||
搜索关键词: | 一种 基于 fpga 微弱 信号 采集 系统 | ||
【主权项】:
一种基于FPGA的微弱信号采集系统,其特征在于:包括依次连接的信号调理电路、程控放大电路、AD转换电路、FPGA、第一ZigBee模块、信号转换电路和上位机,所述程控放大电路还与所述FPGA连接,外部时钟信号接入所述FPGA;所述FPGA包括FIFO缓存器、第一滤波器、主控制器、时钟电路和存储器,所述AD转换电路与所述FIFO缓存器连接,所述FIFO缓存器、第一滤波器和存储器顺次串联,所述存储器与所述第一ZigBee模块连接,所述时钟电路与所述主控制器连接,所述主控制器分别与所述第一滤波器、存储器、程控放大电路和FIFO缓存器连接,外部时钟信号接入所述时钟电路;所述信号转换电路包括依次连接的第二ZigBee模块、MCU和无线信号传输模块,所述第二ZigBee模块与所述第一ZigBee模块连接,所述无线信号传输模块与所述上位机无线连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国地质大学(武汉),未经中国地质大学(武汉)许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201520737714.0/,转载请声明来源钻瓜专利网。