[实用新型]一种基于FPGA的微弱信号采集系统

说明书

技术领域

本实用新型涉及无线电通信系统技术领域，尤其涉及一种基于FPGA的微弱信号采集系统。

背景技术

在无线电通信系统中，传统的数据采集是通过两次模拟下变频转换电路，先将信号频率从射频转换到数百兆赫兹的第一中频，再经过第二变频转换到数十赫兹的第二中频，然后模拟正交解调，最后才进行AD采样。这种方式在AD采样之前经两次下变频，不仅系统复杂，还需要很多零件，成本高。另外，由于AD采样后的数据率往往非常大，单独对采集的任一信号来说，太高的采样率，会导致数据采集过程中，处理复杂度加大。

现有技术中基于FPGA的多通道数据采集系统包括依次连接的包括混频器、数据采集卡、FPGA和上位机，天线接收的信号依次经过混频器和数据采集卡发送至FPGA，FPGA通过与上位机相连，能完成中频信号的多通道同步采样和数字下变频，降低系统复杂度、减少系统成本，通过以太网进行数据传送，能提高采集数据传送速度，在数据传送到FPGA中后，能有效降低数据量和采样率，降低数据后续处理的复杂度。但是它存在以下问题：1、组网操作复杂、网络容量小；2、传输数据带宽小、传输速率慢。

发明内容

本实用新型所要解决的技术问题是针对上述现有技术的不足，提供一种组网操作简单、网络容量大、传输数据带宽大、传输速率快的微弱信号采集系统。

本实用新型解决上述技术问题的技术方案如下：一种基于FPGA的微弱信号采集系统，包括依次连接的信号调理电路、程控放大电路、AD转换电路、FPGA、第一ZigBee模块、信号转换电路和上位机，所述程控放大电路还与所述FPGA连接，外部时钟信号接入所述FPGA。

其中，所述FPGA包括FIFO缓存器、第一滤波器、主控制器、时钟电路和存储器，所述AD转换电路与所述FIFO缓存器连接，所述FIFO缓存器、第一滤波器和存储器顺次串联，所述存储器与所述第一ZigBee模块连接，所述时钟电路与所述主控制器连接，所述主控制器分别与所述第一滤波器、存储器、程控放大电路和FIFO缓存器连接，外部时钟信号接入所述时钟电路。

所述信号转换电路包括依次连接的第二ZigBee模块、MCU和无线信号传输模块，所述第二ZigBee模块与所述第一ZigBee模块连接，所述无线信号传输模块与所述上位机无线连接。

本实用新型的有益效果是：本实用新型的一种基于FPGA的微弱信号采集系统可采集微弱电信号，通过信号调理电路将输入的非常微弱且包含多种干扰噪声源的低电平信号进行放大、滤波、抑制噪声并统一格式，并采用增益可调的程控放大电路，传输数据带宽大、传输速率快；另外无线信号构成的局域网可以通过现有设备直接接受，不需要在额外添加任何硬件，组网操作简单、网络容量大。

在上述技术方案的基础上，本实用新型还可以做如下改进：

进一步：所述信号调理电路包括电容C1-C3、电阻R1-R5、稳压二极管D1、运算放大器U1、电压跟随器U2和第二滤波器U3，所述运算放大器U1的反向输入端通过所述电容C3接地，外部微弱电信号通过所述电阻R2接入所述运算放大器U1的同相输入端，且所述运算放大器U1的同相输入端还通过所述电容C2接地，所述运算放大器U1的参考电压输入端通过所述电阻R5与外部电源连接，所述运算放大器U1的参考电压输入端还与所述稳压二极管D1的负极连接，所述稳压二极管D1的正极接地，所述运算放大器U1的输出端与所述电压跟随器U2的正极输入端连接，所述电压跟随器U2的负极输入端与输出端连接，且电压跟随器U2的输出端通过所述电阻R3与所述第二滤波器U3的负极输入端连接，所述第二滤波器U3的正极输入端通过所述电阻R4接地，所述第二滤波器U3的负极输入端与输出端之间并联有所述电阻R1和电容C1，且所述第二滤波器U3的输出端将经过放大滤波后的电信号输出。

上述进一步方案的有益效果是：通过所述信号调理电路可以对外部输入的微弱电信号进行初步放大、滤波、抑制噪声处理并转化为统一格式，使之成为适合后续装置要求的信号。

进一步:所述运算放大器U1采用AD620芯片，所述电压跟随器U2和第二滤波器U3均采用AD705芯片。

进一步:还包括滤波电路，所述滤波电路串联在所述信号调理电路和所述程控放大电路之间，用于对信号调理电路调理之后的信号进行滤波处理。

上述进一步方案的有益效果是：通过所述滤波电路可以进一步去掉信号中不需要的频率信号，进保留所需频带的信号，减少干扰信号，使得采集的信号更加准确。