[实用新型]一种基于FPGA的微弱信号采集系统

权利要求书

1.一种基于FPGA的微弱信号采集系统，其特征在于：包括依次连接的信号调理电路、程控放大电路、AD转换电路、FPGA、第一ZigBee模块、信号转换电路和上位机，所述程控放大电路还与所述FPGA连接，外部时钟信号接入所述FPGA；

所述FPGA包括FIFO缓存器、第一滤波器、主控制器、时钟电路和存储器，所述AD转换电路与所述FIFO缓存器连接，所述FIFO缓存器、第一滤波器和存储器顺次串联，所述存储器与所述第一ZigBee模块连接，所述时钟电路与所述主控制器连接，所述主控制器分别与所述第一滤波器、存储器、程控放大电路和FIFO缓存器连接，外部时钟信号接入所述时钟电路；

所述信号转换电路包括依次连接的第二ZigBee模块、MCU和无线信号传输模块，所述第二ZigBee模块与所述第一ZigBee模块连接，所述无线信号传输模块与所述上位机无线连接。

2.根据权利要求1所述一种基于FPGA的微弱信号采集系统，其特征在于：所述信号调理电路包括电容C1-C3、电阻R1-R5、稳压二极管D1、运算放大器U1、电压跟随器U2和第二滤波器U3，所述运算放大器U1的反向输入端通过所述电容C3接地，外部微弱电信号通过所述电阻R2接入所述运算放大器U1的同相输入端，且所述运算放大器U1的同相输入端还通过所述电容C2接地，所述运算放大器U1的参考电压输入端通过所述电阻R5与外部电源连接，所述运算放大器U1的参考电压输入端还与所述稳压二极管D1的负极连接，所述稳压二极管D1的正极接地，所述运算放大器U1的输出端与所述电压跟随器U2的正极输入端连接，所述电压跟随器U2的负极输入端与输出端连接，且电压跟随器U2的输出端通过所述电阻R3与所述第二滤波器U3的负极输入端连接，所述第二滤波器U3的正极输入端通过所述电阻R4接地，所述第二滤波器U3的负极输入端与输出端之间并联有所述电阻R1和电容C1，且所述第二滤波器U3的输出端将经过放大滤波后的电信号输出。

3.根据权利要求2所述一种基于FPGA的微弱信号采集系统，其特征在于：所述运算放大器U1采用AD620芯片，所述电压跟随器U2和第二滤波器U3均采用AD705芯片。

4.根据权利要求1所述一种基于FPGA的微弱信号采集系统，其特征在于：还包括滤波电路，所述滤波电路串联在所述信号调理电路和所述程控放大电路之间，用于对信号调理电路调理之后的信号进行滤波处理。

5.根据权利要求4所述一种基于FPGA的微弱信号采集系统，其特征在于：所述滤波电路包括电阻R6-R13、电容C4-C7、运算放大器U4和运算放大器U5，所述信号调理电路的输出端与所述运算放大器U4的反向输入端之间顺次串联有所述电阻R9和电阻R10，所述运算放大器U4的反向输入端与输出端之间连接有所述电容C4，所述运算放大器U4的同相输入端与输出端之间顺次串联有所述电阻R11、电容C7和电阻R6，且所述电阻R11与电容C7的公共端接地，所述运算放大器U4的输出端与所述运算放大器U5的同相输入端之间顺次串联有所述电容C5和电容C6，且所述电容C5和电容C6的公共端与所述运算放大器U5的输出端之间连接有所述电阻R12，所述运算放大器U5的同相输入端还通过所述电阻R13接地，所述运算放大器U5的反向输入端通过所述电阻R7接地，且所述运算放大器U5的反向输入端还通过所述电阻R8与输出端连接。

6.根据权利要求5所述一种基于FPGA的微弱信号采集系统，其特征在于：所述电阻R6为可调电阻，用于调节滤波电路的高频截止频率，所述电阻R8也为可调电阻，用于调节滤波电路的低频截止频率。

7.根据权利要求5所述一种基于FPGA的微弱信号采集系统，其特征在于：所述运算放大器U4和运算放大器U5均采用NE5532芯片。

8.根据权利要求4所述一种基于FPGA的微弱信号采集系统，其特征在于：所述程控放大电路包括运算放大电路和DA转换电路，所述运算放大电路串联在所述滤波电路和所述AD转换电路之间，用于对所述滤波电路滤波后的信号进行放大，所述DA转换电路串联在所述运算放大电路和所述主控制器之间，用于接收主控制器的数字控制信号并转化为模拟控制信号控制所述运算放大电路的放大倍数。

9.根据权利要求1至8任一项所述一种基于FPGA的微弱信号采集系统，其特征在于：所述MCU采用STC89C52RC芯片。

10.根据权利要求1至8任一项所述一种基于FPGA的微弱信号采集系统，其特征在于：所述AD转换电路采用AD9280芯片。