[实用新型]集成电路芯片的堆叠和电子装置有效
申请号: | 201520196518.7 | 申请日: | 2015-04-02 |
公开(公告)号: | CN204732405U | 公开(公告)日: | 2015-10-28 |
发明(设计)人: | A·科罗布;K·方克;R·科菲 | 申请(专利权)人: | 意法半导体(格勒诺布尔2)公司;意法半导体股份有限公司;意法半导体(马耳他)有限公司 |
主分类号: | H01L25/00 | 分类号: | H01L25/00;H01L23/16;H01L23/24 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华 |
地址: | 法国格*** | 国省代码: | 法国;FR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本公开涉及集成电路芯片的堆叠和电子装置,该堆叠包括:第一集成电路芯片和第二集成电路芯片,具有彼此相距一定距离分别定位的相对的第一面和第二面;间隔物,介于第二集成电路芯片的第二面的外围区域的至少一部分和第一集成电路芯片的第一面之间;第一粘接剂,将间隔物仅附接至第一面和第二面中的一个面;以及第二粘接剂,介于第二集成电路芯片的第二面的中心区域与第一集成电路芯片的第一面之间,以便将第一集成电路芯片与第二集成电路芯片彼此固定。在本公开的各个实施方式中,芯片经受的机械应力可以非常受限或甚至不存在。 | ||
搜索关键词: | 集成电路 芯片 堆叠 电子 装置 | ||
【主权项】:
一种集成电路芯片的堆叠,其特征在于,包括:第一集成电路芯片和第二集成电路芯片,具有彼此相距一定距离分别定位的相对的第一面和第二面;间隔物,介于所述第二集成电路芯片的所述第二面的外围区域的至少一部分和所述第一集成电路芯片的所述第一面之间;第一粘接剂,将所述间隔物仅附接至所述第一面和所述第二面中的一个面;以及第二粘接剂,介于所述第二集成电路芯片的所述第二面的中心区域与所述第一集成电路芯片的所述第一面之间,以便将所述第一集成电路芯片与所述第二集成电路芯片彼此固定。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体(格勒诺布尔2)公司;意法半导体股份有限公司;意法半导体(马耳他)有限公司,未经意法半导体(格勒诺布尔2)公司;意法半导体股份有限公司;意法半导体(马耳他)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201520196518.7/,转载请声明来源钻瓜专利网。
- 上一篇:照明装置
- 下一篇:多个IGBT芯片集成结构
- 同类专利
- 专利分类