[发明专利]基于Xilinx FPGA集成ADC信息共享电路

摘要

本发明提供一种基于Xilinx FPGA集成ADC信息共享电路。在FPGA的ADC接口之前增加一个ADC数据采集接口，根据预设的周期循环读取ADC数据信息，并分类存储在ADC数据寄存器组中，设置若干告警判断及中断上报逻辑以及告警门限及控制寄存器组，分别对应不同的主机接口；各个主机接口独立配置各自的告警门限及控制寄存器组内容，由告警判断及中断上报逻辑周期读取ADC数据寄存器组中的信息，并与主机设置的告警门限进行比较，在超出门限值时，根据主机配置的中断模式选择上报中断，从而将一个ADC的数据以及告警功能映射成多个，在实现信息共享的同时，使得各个主机的控制和使用相互独立，提高主机软件的通用性。

主权项

1.基于Xilinx FPGA集成ADC信息共享电路，其特征在于，包括：ADC数据采集接口，用于周期读取各类ADC信息，并将结果分类存储在ADC数据寄存器组中；ADC数据寄存器组，用于存储ADC数据采集接口采集的ADC数据内容，支持主机自行读取；若干告警门限及控制寄存器组，用于接收并存储主机配置的告警门限、中断使能状态以及中断状态信息，为告警判断和中断上报提供依据；以及若干告警判断及中断上报逻辑，用于读取ADC数据寄存器组中的数据和相应告警门限及控制寄存器组存储的配置信息，进行数据分析判断，并根据分析判断的结果，设置所述中断状态信息，并根据所述中断使能状态选择是否上报告警中断；若干告警判断及中断上报逻辑和告警门限及控制寄存器组，分别对应不同的主机接口，各个主机接口独立配置各自的告警门限及控制寄存器组内容。