[发明专利]基于Xilinx FPGA集成ADC信息共享电路

说明书

本发明提供一种基于Xilinx FPGA集成ADC信息共享电路。在FPGA的ADC接口之前增加一个ADC数据采集接口，根据预设的周期循环读取ADC数据信息，并分类存储在ADC数据寄存器组中，设置若干告警判断及中断上报逻辑以及告警门限及控制寄存器组，分别对应不同的主机接口；各个主机接口独立配置各自的告警门限及控制寄存器组内容，由告警判断及中断上报逻辑周期读取ADC数据寄存器组中的信息，并与主机设置的告警门限进行比较，在超出门限值时，根据主机配置的中断模式选择上报中断，从而将一个ADC的数据以及告警功能映射成多个，在实现信息共享的同时，使得各个主机的控制和使用相互独立，提高主机软件的通用性。

技术领域：

本发明属于计算机硬件设计领域，涉及FPGA逻辑电路设计。

背景技术：

在当前的嵌入式计算机模块设计中，随着模块集成度的提高，大规模FPGA因为其具备可编程，性能高，且利于集成等优势，得到广泛使用，且该类器件中集成了丰富的硬件资源，包括ADC、处理器内核等，为逻辑设计提供了较多易用的接口。但是，此类资源一般数量只有一个或几个，且数量并没有随着器件规模的增大而增多，因此在某些高集成度的模块设计中，此类资源往往需要共享使用。所以，设计数据共享电路可以有效的提高设计质量，并为软件等设计提供一个良好易用的接口。

传统的做法是直接通过一个共享接口，由各个主机周期读取信息并进行判断，这类方案虽然可以更为容易地实现ADC信息共享，但是由于ADC接口中断无法区分，不能使用超限告警功能，因而造成主机频繁读取，从而加大了软件的处理开销，不利于提高系统的处理效率。

发明内容：

本发明提出一种基于Xilinx FPGA集成ADC信息共享电路,实现基于Xilinx公司的FPGA的ADC数据共享，并使得ADC告警配置和中断上报相互独立，以简化主机软件设计，提高软件通用性。

本发明的技术解决方案是：

基于Xilinx FPGA集成ADC信息共享电路，包括：

ADC数据采集接口，用于周期读取各类ADC信息，并将结果分类存储在ADC数据寄存器组中；

ADC数据寄存器组，用于存储ADC数据采集接口采集的ADC数据内容，支持主机自行读取；

若干告警门限及控制寄存器组，用于接收并存储主机配置的告警门限、中断使能状态以及中断状态信息，为告警判断和中断上报提供依据；以及

若干告警判断及中断上报逻辑，用于读取ADC数据寄存器组中的数据和相应告警门限及控制寄存器组存储的配置信息，进行数据分析判断，并根据分析判断的结果，设置所述中断状态信息，并根据所述中断使能状态选择是否上报告警中断。

上述若干告警判断及中断上报逻辑和告警门限及控制寄存器组，分别对应不同的主机接口，各个主机接口独立配置各自的告警门限及控制寄存器组内容。

采用上述基于Xilinx FPGA集成ADC信息共享电路实现ADC信息共享的方法，包括以下环节：

1)主机通过接口配置各类信息的告警门限，并初始化中断上报方式；

2)ADC数据采集接口周期读取各类ADC信息，并将结果分类存储在ADC数据寄存器组中；

3)通过周期读取ADC数据寄存器中的信息，与主机配置的告警门限进行比对，超出告警门限时，根据主机配置的中断使能状态选择是否上报中断到主机；

4)主机在需要直接获取ADC信息时直接读取ADC数据寄存器中的内容，以此判断是否存在虚报和漏报。

本发明具有的优点是：

通用性好：多个功能部件均使用同一种接口和功能共享ADC数据信息，降低了主机软件和硬件的相关性，提高软件的通用性；