[发明专利]基于Xilinx FPGA集成ADC信息共享电路有效
| 申请号： | 201510924434.5 | 申请日： | 2015-12-11 |
| 公开（公告）号： | CN105577191B | 公开（公告）日： | 2018-09-21 |
| 发明（设计）人： | 张利洲;蒲恺;李键 | 申请（专利权）人： | 中国航空工业集团公司西安航空计算技术研究所 |
| 主分类号： | H03M1/12 | 分类号： | H03M1/12;G06F11/30 |
| 代理公司： | 西安智邦专利商标代理有限公司 61211 | 代理人： | 胡乐 |
| 地址： | 710065 *** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 基于 xilinx fpga 集成 adc 信息 共享 电路 | ||
1.基于Xilinx FPGA集成ADC信息共享电路，其特征在于，包括：
ADC数据采集接口，用于周期读取各类ADC信息，并将结果分类存储在ADC数据寄存器组中；
ADC数据寄存器组，用于存储ADC数据采集接口采集的ADC数据内容，支持主机自行读取；
若干告警门限及控制寄存器组，用于接收并存储主机配置的告警门限、中断使能状态以及中断状态信息，为告警判断和中断上报提供依据；以及
若干告警判断及中断上报逻辑，用于读取ADC数据寄存器组中的数据和相应告警门限及控制寄存器组存储的配置信息，进行数据分析判断，并根据分析判断的结果，设置所述中断状态信息，并根据所述中断使能状态选择是否上报告警中断；
若干告警判断及中断上报逻辑和告警门限及控制寄存器组，分别对应不同的主机接口，各个主机接口独立配置各自的告警门限及控制寄存器组内容。
2.采用权利要求1所述基于Xilinx FPGA集成ADC信息共享电路实现ADC信息共享的方法，其特征在于，包括以下环节：
1)主机通过接口配置各类信息的告警门限，并初始化中断上报方式；
2)ADC数据采集接口周期读取各类ADC信息，并将结果分类存储在ADC数据寄存器组中；
3)通过周期读取ADC数据寄存器中的信息，与主机配置的告警门限进行比对，超出告警门限时，根据主机配置的中断使能状态选择是否上报中断到主机；
4)主机在需要直接获取ADC信息时直接读取ADC数据寄存器中的内容，以此判断是否存在虚报和漏报。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国航空工业集团公司西安航空计算技术研究所，未经中国航空工业集团公司西安航空计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510924434.5/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种智能型厂房照明控制方法及系统
- 下一篇：一种实现交互通信信息的方法及装置
