[发明专利]静电放电保护电路

摘要

本发明提供一种静电放电保护电路。该静电放电保护电路包括第一NMOS晶体管、第二NMOS晶体管、检测单元以及触发单元。其中，第一NMOS晶体管耦接于电源线；第二NMOS晶体管的漏极耦接于该第一NMOS晶体管以及该第二NMOS晶体管的源极耦接于地。检测单元用于当静电放电事件发生于该电源线时提供检测信号。触发单元用于按顺序导通该第二NMOS晶体管和该第一NMOS晶体管以响应该检测信号，使得通过该第一NMOS晶体管和该第二NMOS晶体管形成从该电源线到地的放电路径。本发明提出的静电放电保护电路，可使集成电路的电子元件避免静电放电损害。

主权项

一种静电放电保护电路，其特征在于，包括：第一NMOS晶体管，耦接于电源线；第二NMOS晶体管，该第二NMOS晶体管的漏极耦接于该第一NMOS晶体管以及该第二NMOS晶体管的源极耦接于地；检测单元，用于当静电放电事件发生于该电源线时提供检测信号；以及触发单元，用于按顺序导通该第二NMOS晶体管和该第一NMOS晶体管以响应该检测信号，使得通过该第一NMOS晶体管和该第二NMOS晶体管形成从该电源线到地的放电路径；其中，该触发单元包括：第一PMOS晶体管，该第一PMOS晶体管的源极耦接于该电源线，以及该第一PMOS晶体管的漏极耦接于该第二NMOS晶体管的栅极，并且该第一PMOS晶体管的栅极耦接于该检测单元，用于接收该检测信号；第四电阻，耦接于该第二NOMS晶体管的栅极和地之间；以及第二PMOS晶体管，该第二PMOS晶体管的源极耦接于该第一NMOS晶体管的栅极，以及该第二PMOS晶体管的漏极耦接于该第二NMOS晶体管的栅极，并且该第二PMOS晶体管的栅极耦接于该检测单元，用于接收该检测信号。