[发明专利]静电放电保护电路

权利要求书

1.一种静电放电保护电路，其特征在于，包括：

第一NMOS晶体管，耦接于电源线；

第二NMOS晶体管，该第二NMOS晶体管的漏极耦接于该第一NMOS晶体管以及该第二NMOS晶体管的源极耦接于地；

检测单元，用于当静电放电事件发生于该电源线时提供检测信号；以及

触发单元，用于按顺序导通该第二NMOS晶体管和该第一NMOS晶体管以响应该检测信号，使得通过该第一NMOS晶体管和该第二NMOS晶体管形成从该电源线到地的放电路径；其中，该触发单元包括：

第一PMOS晶体管，该第一PMOS晶体管的源极耦接于该电源线，以及该第一PMOS晶体管的漏极耦接于该第二NMOS晶体管的栅极，并且该第一PMOS晶体管的栅极耦接于该检测单元，用于接收该检测信号；

第四电阻，耦接于该第二NOMS晶体管的栅极和地之间；以及

第二PMOS晶体管，该第二PMOS晶体管的源极耦接于该第一NMOS晶体管的栅极，以及该第二PMOS晶体管的漏极耦接于该第二NMOS晶体管的栅极，并且该第二PMOS晶体管的栅极耦接于该检测单元，用于接收该检测信号。

2.根据权利要求1所述的静电放电保护电路，其特征在于，该检测单元包括：

第一电阻，耦接于该电源线和该第一NMOS晶体管的栅极之间；

第二电阻，耦接于该第一NMOS晶体管的栅极和地之间；

第三电阻，耦接于该电源线；

第四电阻，耦接于该第三电阻和地之间；以及

电容，与该第四电阻并联；

其中，该第一PMOS晶体管的栅极和该第二PMOS晶体管的栅极均耦接于该电容。

3.根据权利要求1或2所述的静电放电保护电路，其特征在于，当不发生该静电放电事件时，该第一PMOS晶体管和该第二PMOS晶体管截止，该第一NMOS晶体管导通，以及该第二NMOS晶体管截止。

4.根据权利要求3所述的静电放电保护电路，其特征在于，当该静电放电事件发生时，该第一PMOS晶体管和该第二PMOS晶体管被该检测信号导通；其中，来自该电源线的静电放电能量通过该第一PMOS晶体管从而导通该第二NMOS晶体管，以及来自该电源线的静电放电能量通过该第一PMOS晶体管以及该第二PMOS晶体管从而导通该第一NMOS晶体管。

5.根据权利要求1所述的静电放电保护电路，其特征在于，该静电放电保护电路还包括：

寄生双极型晶体管和寄生电阻，耦接在该电源线和该地之间；该寄生双极型晶体管和该寄生电阻给该静电放电保护电路提供额外的放电路径。

6.根据权利要1或2所述的静电放电保护电路，其特征在于，所述静电放电保护电路还包括：

二极管，该二极管的阳极耦接于焊盘，以及该二极管的阴极耦接于该电源线；

其中，该第一NMOS晶体管通过该二极管耦接于该电源线。

7.根据权利要求6所述的静电放电保护电路，其特征在于，所述静电放电保护电路还包括：

第三NMOS晶体管，耦接于该电源线，并且该第三NMOS晶体管的栅极耦接于该第一NMOS晶体管的栅极；以及

第四NMOS晶体管，该第四NMOS晶体管的漏极耦接于该第三NMOS晶体管的源极，以及该第四NMOS晶体管的源极耦接于地，并且该第四NMOS晶体管的栅极耦接于该第二NMOS晶体管的栅极；

其中，该第四NMOS晶体管和该第三NMOS晶体管被顺序导通以响应该检测信号，使得形成从该焊盘到地的通过该二极管、该第三NMOS晶体管以及该第四NMOS晶体管的第二放电路径。