[发明专利]具有突发指示符的双同步电子设备以及相关方法有效

专利信息
申请号: 201510647195.3 申请日: 2015-10-08
公开(公告)号: CN105487835B 公开(公告)日: 2019-03-12
发明(设计)人: G·谷亚纳西亚;S·M·罗塞利 申请(专利权)人: 意法半导体股份有限公司
主分类号: G06F5/06 分类号: G06F5/06
代理公司: 北京市金杜律师事务所 11256 代理人: 王茂华
地址: 意大利阿格*** 国省代码: 意大利;IT
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明的各个实施例涉及具有突发指示符的双同步电子设备以及相关方法。双同步电子设备可以包括:FIFO存储器电路,被配置为存储数据;以及第一数字电路,被耦合到FIFO存储器电路并且被配置为基于第一时钟信号和写指针来操作,向该FIFO存储器电路写入数据突发,由此使得该写指针跳转到新位置,以及在该FIFO存储器电路中写入与该新位置相关联的突发指示符。该双同步电子设备可以包括:第二数字电路,被耦合到该FIFO存储器电路,并被配置为基于与该第一时钟信号不同的第二时钟信号来操作,基于读指针,从该FIFO存储器电路进行读取,以及基于该突发指示符,将该读指针同步到该写指针。
搜索关键词: 具有 突发 指示 同步 电子设备 以及 相关 方法
【主权项】:
1.一种双同步电子设备,包括:先入先出FIFO存储器电路,被配置为存储数据并且包括处理电路装置,并且存储器核被耦合到所述处理电路装置;第一数字电路,被耦合到所述FIFO存储器电路并且被配置为:基于第一时钟信号和写指针来操作,向所述FIFO存储器电路的所述存储器核写入数据突发,由此使得所述写指针跳转到新位置,以及在所述FIFO存储器电路中向所述FIFO存储器电路的所述存储器核写入突发指示符,所述突发指示符与所述新位置相关联;以及第二数字电路,被耦合到所述FIFO存储器电路并被配置为:基于与所述第一时钟信号不同的第二时钟信号来操作,基于读指针,从所述FIFO存储器电路进行读取,以及基于所述突发指示符,将所述读指针同步到所述写指针。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体股份有限公司,未经意法半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201510647195.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top