[发明专利]具有突发指示符的双同步电子设备以及相关方法

权利要求书

1.一种双同步电子设备，包括：

先入先出FIFO存储器电路，被配置为存储数据并且包括处理电路装置，并且存储器核被耦合到所述处理电路装置；

第一数字电路，被耦合到所述FIFO存储器电路并且被配置为：

基于第一时钟信号和写指针来操作，

向所述FIFO存储器电路的所述存储器核写入数据突发，由此使得所述写指针跳转到新位置，以及

在所述FIFO存储器电路中向所述FIFO存储器电路的所述存储器核写入突发指示符，所述突发指示符与所述新位置相关联；以及

第二数字电路，被耦合到所述FIFO存储器电路并被配置为：

基于与所述第一时钟信号不同的第二时钟信号来操作，

基于读指针，从所述FIFO存储器电路进行读取，以及

基于所述突发指示符，将所述读指针同步到所述写指针。

2.根据权利要求1所述的双同步电子设备，其中所述第一数字电路被配置为将所述突发指示符作为标志位写入。

3.根据权利要求1所述的双同步电子设备，其中所述第一数字电路被配置为将所述突发指示符作为字段值写入。

4.根据权利要求3所述的双同步电子设备，其中所述字段值包括存储器值，并且突发值指示所述数据突发的长度。

5.根据权利要求3所述的双同步电子设备，其中所述第二数字电路被配置为从所述FIFO存储器电路并行地读取多个字段值。

6.根据权利要求1所述的双同步电子设备，其中所述第一数字电路被配置为在所述第一时钟信号的单个时钟周期中在所述FIFO存储器电路中的多个位置处进行写入。

7.根据权利要求1所述的双同步电子设备，其中所述写指针跳转到所述新位置包括从当前位置的非连续跳转。

8.根据权利要求1所述的双同步电子设备，其中所述存储器核被配置为存储用于在所述第一数字电路和所述第二数字电路之间进行传送的数据。

9.根据权利要求1所述的双同步电子设备，其中所述FIFO存储器电路包括16-128位双同步FIFO存储器。

10.一种双同步电子设备，包括：

先入先出FIFO存储器电路，被配置为存储数据并且包括处理电路装置，并且存储器核被耦合到所述处理电路装置；

第一数字电路，被耦合到所述FIFO存储器电路并且被配置为：

基于第一时钟信号和写指针来操作，

向所述FIFO存储器电路的所述存储器核写入数据突发，由此使得所述写指针跳转到新位置，所述写指针跳转到所述新位置包括从当前位置的非连续跳转，

在所述第一时钟信号的单个时钟周期中在所述FIFO存储器电路中的多个位置处进行写入，以及

在所述FIFO存储器电路中向所述FIFO存储器电路的所述存储器核写入突发指示符，所述突发指示符与所述新位置相关联；以及

第二数字电路，被耦合到所述FIFO存储器电路并被配置为：

基于与所述第一时钟信号不同的第二时钟信号来操作，

基于读指针，从所述FIFO存储器电路进行读取，以及

基于所述突发指示符，将所述读指针同步到所述写指针。

11.根据权利要求10所述的双同步电子设备，其中所述第一数字电路被配置为将所述突发指示符作为标志位写入。

12.根据权利要求10所述的双同步电子设备，其中所述第一数字电路被配置为将所述突发指示符作为字段值写入。

13.根据权利要求12所述的双同步电子设备，其中所述字段值包括存储器值，并且突发值指示所述数据突发的长度。