[发明专利]一种射频LDMOS晶体管及其制造方法

摘要

本发明属于半导体技术领域，特别涉及一种射频LDMOS晶体管及其制造方法。本发明的技术方案，主要为将传统的LDMOS法拉第罩设置为多段结构，分段后的金属相互独立，从而使靠近漏端处的金属块浮空，能够改善浮空后金属与其下面漂移区的电势差，从而降低靠近漏端边缘的电场峰值，提高击穿电压。本发明的有益效果为，能够有效改善N型轻掺杂漂移区的电场分布，使之更加均匀，从而可以在保持击穿电压不变条件下提高漂移区掺杂浓度，降低导通电阻。本发明尤其适用于射频LDMOS晶体管及其制造。

主权项

1.一种射频LDMOS晶体管，包括P+衬底(1)、位于P+衬底(1)下表面的金属电极(14)和位于P+衬底(1)上表面的P型外延层(2)；所述P型外延层(2)上层具有相互独立的P型阱区(5)和N‑漂移区(6)，其远离N‑漂移区(6)的一端具有P+sinker(8)；所述P型阱区(5)上层具有与P+sinker(8)相连的源极(7)；所述N‑漂移区(6)上层远离P型阱区(5)的一端具有漏极(9)；所述P+sinker(8)的上表面及部分源极(7)的上表面具有源极金属(12)；所述漏极(9)的上表面具有漏极金属(13)；在源极金属(12)与漏极金属(13)之间具有二氧化硅介质层(10)；所述二氧化硅介质层(10)中具有由栅氧化层(3)和多晶硅栅(4)构成的栅极结构，所述栅氧化层(3)位于P型阱区(5)的上表面，多晶硅栅(4)位于栅氧化层(3)的上表面；位于栅极结构顶部及侧面的二氧化硅介质层(10)具有向上凸起的结构，凸起结构靠近漏极金属(13)的上表面及侧面具有金属层(11)，所述金属层(11)在二氧化硅介质层(10)上表面向漏极金属(13)方向延伸形成法拉第罩；其特征在于，所述法拉第罩位于二氧化硅介质层(10)上表面部分的金属为3段结构，分别为第一金属层(110)、第二金属层(111)和第三金属层(112)；所述第一金属层(110)与位于二氧化硅介质层(10)凸起结构的侧面及上表面的金属相连；所述第二金属层(111)位于第一金属层(110)和第三金属层(112)之间，分段后的金属层相互独立，从而使靠近漏端处的第二金属层(111)和第三金属层(112)浮空。