[发明专利]一种射频LDMOS晶体管及其制造方法

说明书

本发明属于半导体技术领域，特别涉及一种射频LDMOS晶体管及其制造方法。本发明的技术方案，主要为将传统的LDMOS法拉第罩设置为多段结构，分段后的金属相互独立，从而使靠近漏端处的金属块浮空，能够改善浮空后金属与其下面漂移区的电势差，从而降低靠近漏端边缘的电场峰值，提高击穿电压。本发明的有益效果为，能够有效改善N型轻掺杂漂移区的电场分布，使之更加均匀，从而可以在保持击穿电压不变条件下提高漂移区掺杂浓度，降低导通电阻。本发明尤其适用于射频LDMOS晶体管及其制造。

技术领域

本发明属于半导体技术领域，特别涉及一种射频LDMOS晶体管及其制造方法。

背景技术

射频LDMOS(Laterally Double-Diffused Metal Oxide Semiconductors，横向双扩散晶体管)场效应晶体管是一种应用范围广的射频器件，具有线性度好、功率增益高、耐压高、匹配性能好、效率高和输出功率大等优点。广泛应用于无线通信、移动基站、卫星通信、雷达和导航等领域。

在大功率射频LDMOS器件应用中，一般希望器件具有大的击穿电压、大的输出功率和高的频率特性。在射频LDMOS设计过程中，这要求器件具有大的击穿电压、低的导通电阻和小的寄生参数。常规的射频LDMOS结构如图1所示。为了提高击穿电压，优化器件频率特性，增大输出功率，在漂移区上部采用法拉第罩是简单有效的方法。法拉第罩可以有效屏蔽寄生栅漏电容C_gd，从而有效提高器件的频率特性。射频LDMOS的击穿电压与截止频率存在折衷关系，传统的法拉第罩降低寄生电容C_gd，提高频率特性，同时也在法拉第罩靠近漏端边缘引入高电场，影响了器件的鲁棒性。

发明内容

本发明的目的，就是针对上述传统LDMOS器件中存在法拉第罩影响漂移区电场的问题，提出一种能优化漂移区电场的射频LDMOS晶体管。

本发明的技术方案：如图2所示，一种射频LDMOS晶体管，包括P+衬底1、位于P+衬底1下表面的金属电极14和位于P+衬底1上表面的P型外延层2；所述P型外延层2上层具有相互独立的P型阱区5和N-漂移区6，其远离N-漂移区6的一端具有P+sinker8；所述P型阱区5上层具有与P+sinker8相连的源极7；所述N-漂移区6上层远离P型阱区5的一端具有漏极9；所述P+sinker8的上表面及部分源极7的上表面具有源极金属12；所述漏极9的上表面具有漏极金属13；在源极金属12与漏极金属13之间具有二氧化硅介质层10；所述二氧化硅介质层10中具有由栅氧化层3和多晶硅栅4构成的栅极结构，所述栅氧化层3位于P型阱区5的上表面，多晶硅栅4位于栅氧化层3的上表面；位于栅极结构顶部及侧面的二氧化硅介质层10具有向上凸起的结构，凸起结构靠近漏极金属13的上表面及侧面具有金属层 11，所述金属层11在二氧化硅介质层10上表面向漏极金属13方向延伸形成法拉第罩；其特征在于，所述法拉第罩位于二氧化硅介质层10上表面部分的金属为多段结构。

本发明总的技术方案，通过将传统的法拉第罩位于二氧化硅介质层10上的部分分为多段，分段后的金属相互独立，从而使靠近漏端处的金属块浮空(不接任何电位)，能够改善浮空后金属与其下面漂移区的电势差，从而降低靠近漏端边缘的电场峰值，提高击穿电压。

进一步的，所述法拉第罩位于二氧化硅介质层10上表面部分的金属为3段结构，分别为第一金属层110、第二金属层111和第三金属层112；所述第一金属层110与位于二氧化硅介质层10凸起结构的侧面及上表面的金属相连；所述第二金属层111位于第一金属层110和第三金属层112之间。

进一步的，所述第一金属层110和第二金属层111之间的间距等于第二金属层111和第三金属层112之间的间距。

本发明还提供一种射频LDMOS晶体管的制造方法，其特征在于，包括以下步骤：

第一步：在P+衬底1上表面形成P型外延层2；