[发明专利]集成电路有效
| 申请号： | 201510264524.6 | 申请日： | 2015-05-22 |
| 公开（公告）号： | CN105099409B | 公开（公告）日： | 2018-09-11 |
| 发明（设计）人： | 王文泰;陈世豪;何明瑾 | 申请（专利权）人： | 创意电子股份有限公司;台湾积体电路制造股份有限公司 |
| 主分类号： | H03K5/135 | 分类号： | H03K5/135 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 王珊珊 |
| 地址： | 中国台湾新*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种集成电路，设有一主时钟树、一参考时钟枝干、一参考时钟缓冲器与一校准电路。主时钟树经由串接缓冲器传输一主运作时钟，以在一内部节点形成一局部时钟。参考缓冲器经由参考时钟枝干传输一主参考时钟，以在一末端节点形成一参考时钟。校准电路比较局部时钟与参考时钟的相位，据以提供一控制信号，使主时钟树可依据控制信号控制局部时钟的相位。 | ||
| 搜索关键词： | 集成电路 | ||
【主权项】：
1.一种集成电路，包含：主时钟树，包含多个串接的缓冲器，用以将主运作时钟传输至第一内部节点，以在该第一内部节点形成第一局部时钟；参考时钟枝干，具有源头节点与第一末端节点；参考时钟缓冲器，连接在该源头节点，其中该参考时钟缓冲器在校准模式与正常模式之间切换；该参考时钟缓冲器在该校准模式下将主参考时钟传输至该第一末端节点，以在该第一末端节点形成第一参考时钟；并且当该参考时钟缓冲器进入该正常模式时，该参考时钟缓冲器停止将该主参考时钟传输至该第一末端节点；以及校准电路，具有第一输入端与第二输入端，分别耦接该第一内部节点与该第一末端节点；该校准电路可比较该第一局部时钟与该第一参考时钟的相位以产生控制信号，使该主时钟树可依据该控制信号控制该第一局部时钟的相位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于创意电子股份有限公司;台湾积体电路制造股份有限公司，未经创意电子股份有限公司;台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510264524.6/，转载请声明来源钻瓜专利网。
