[发明专利]集成电路

说明书

一种集成电路，设有一主时钟树、一参考时钟枝干、一参考时钟缓冲器与一校准电路。主时钟树经由串接缓冲器传输一主运作时钟，以在一内部节点形成一局部时钟。参考缓冲器经由参考时钟枝干传输一主参考时钟，以在一末端节点形成一参考时钟。校准电路比较局部时钟与参考时钟的相位，据以提供一控制信号，使主时钟树可依据控制信号控制局部时钟的相位。

技术领域

本发明涉及一种集成电路，且特别涉及一种以参考时钟枝干传输参考时钟藉以校正时钟扭曲(clock skew)的集成电路。

背景技术

集成电路，包括晶粒(die)、芯片(chip)、系统芯片(SOC，system on chip)等等，已成为现代信息社会最重要的硬件基础之一。集成电路中设有许多电路区块，例如说是电路单位(cell)与电路单元的集合、栅极阵列(gate array)、各种处理运算单元(processingunit)、硅智财(IP，intellectual property)电路、接口电路或嵌入式存储器等等；不同的电路区块位于集成电路布局中的不同位置。

在集成电路中，为了使两个不同位置的电路区块能协同运作，这两个电路区块需要同步的时钟。为此，集成电路内配备有时钟树，以利用串接的缓冲器将同一主运作时钟分别传输至这两个电路区块。不过，时钟树会受工艺、供电与运作温度变异的影响，使该两电路区块实际接收到的时钟无法同步(彼此间有相位差)，导致时钟扭曲。

为了因应时钟扭曲，某些已知技术尝试以规律对称的绕线来形成时钟树。然而，若要运用此种已知技术，集成电路中各电路区块的形状、大小、位置与排列也要是规律的。由于现代集成电路的功能十分多元，常须集合许多大小不一且无法规律摆放的电路区块，故此种已知技术已经难以符合当代集成电路的发展趋势。

另外一些已知技术会将传输至电路区块的时钟回传至时钟树的起点，据以校正时钟扭曲。不过，此种已知技术等于要设置两套时钟树，其中之一传输时钟至电路区块，另一个则由电路区块回传时钟。因此，此种已知技术会大幅增加硬件复杂度，并浪费许多布局面积与运作功率。并且，两时钟树所面对的等效阻抗不同，也会影响校正的正确性。

又有一种已知技术是设置两时钟树，一个用以传输正常时钟，一个用以传输校准时钟，并依据正常时钟与校准时钟的相位差调整正常时钟的相位。然而，这两个时钟树都会受到温度、供电与工艺变异的影响，难以正确消弭时钟扭曲。

发明内容

本发明涉及一种可以修正时钟扭曲的集成电路，包括一主时钟树、一参考时钟枝干、一参考时钟缓冲器与一校准电路。主时钟树包括多个串接的缓冲器，用以将一主运作时钟传输至一第一内部节点，以在第一内部节点形成一第一局部时钟。参考时钟枝干具有一源头节点与一第一末端节点。参考时钟缓冲器连接于源头节点，用以将一主参考时钟传输至第一末端节点，以在第一末端节点形成一第一参考时钟。校准电路具有一第一输入端与一第二输入端，分别耦接第一内部节点与第一末端节点；校准电路可比较第一局部时钟与第一参考时钟的相位以产生一控制信号，主时钟树可依据控制信号控制第一局部时钟的相位，以使第一局部时钟同步于第一参考时钟。

一实施例中，本发明集成电路还包括一末端缓冲器，耦接于第一末端节点与第二输入端之间，依据第一参考时钟产生一第一辅助参考时钟；校准电路则比较第一局部时钟与第一辅助参考时钟以产生控制信号。

一实施例中，参考时钟缓冲器可在校准模式与正常模式间切换。参考时钟缓冲器在校准模式下将主参考时钟传输至第一末端节点以形成第一参考时钟，且校准电路亦在此校准模式下比较第一局部时钟与第一参考时钟(或第一辅助参考时钟)以产生控制信号。相对地，当参考时钟缓冲器进入正常模式，参考时钟缓冲器可停止将该主参考时钟传输至该第一末端节点，连带地停止提供第一参考时钟(或第一辅助参考时钟)；在正常模式下，校准电路也可以停止比较，并维持(如闩锁)先前校准模式下的控制信号，使主时钟树可依据控制信号持续控制第一局部时钟的相位。