[发明专利]一种基于FPGA的时间数字变换器

摘要

本发明公开了一种基于FPGA芯片的TDC，其包括脉冲信号发生器、多抽头的信号延迟链、触发器阵列、两个并行的信号变化沿寻找电路、并行的上升沿“one‑hot”编码电路和下降沿“one‑hot”编码电路、标定电路和变换结果输出电路。脉冲信号发生器产生一个负脉冲并馈入到信号延迟链，触发器阵列对各抽头状态进行锁存，所述抽头经重排序后，所述抽头状态被传递给两个信号变化沿寻找电路，以分别寻找该负脉冲的上升沿和下降沿，并生成对应的“one‑hot”码。本发明能够最大限度地去除延迟链上的0延迟单元，减少锁存状态温度计码中的“冒泡”现象，使测量精度、测量死时间和资源占用量这三个方面的性能指标达到合理平衡，从而能够实现高性能的TDC测量系统。

主权项

一种基于FPGA的时间数字变换器，包括粗时钟计数器、脉冲信号发生器、信号延迟链、触发器阵列、并行的信号上升沿寻找电路和下降沿寻找电路、并行的上升沿“one‑hot”编码电路和下降沿“one‑hot”编码电路、标定电路和变换结果输出电路，其中，所述粗时钟计数器由用于根据被测信号产生计数信号；所述脉冲信号发生器用于在被测信号的触发下产生一个负脉冲并馈入到所述信号延迟链中；所述信号延迟链用于对被测信号进行延时传输，由多个延迟单元组成，且在每个延迟单元的前端具有抽头；所述触发器阵列用于对信号延迟链的各抽头状态进行锁存，在被测信号到来的前提下，将锁存的抽头状态同时传递给所述并行的上升沿寻找电路和下降沿寻找电路；所述上升沿寻找电路和下降沿寻找电路分别用于根据所述锁存的抽头状态寻找在信号延迟链中传输的负脉冲的上升沿和下降沿，分别生成用于表示上升沿和下降沿的位置的“one‑hot”码；所述并行的上升沿“one‑hot”编码电路和下降沿“one‑hot”编码电路分别用于将所述表示上升沿和下降沿的位置的“one‑hot”码转换为二进制码；所述标定电路用于将所述二进制码转换成时间内插值；所述变换结果输出电路用于根据所述时间内插值和所述粗时钟计数器输出的计数信号一起换算成被测信号的到来时间。