[发明专利]半导体装置的制造方法在审
| 申请号: | 201410780153.2 | 申请日: | 2014-12-17 |
| 公开(公告)号: | CN104716097A | 公开(公告)日: | 2015-06-17 |
| 发明(设计)人: | 石田浩;佐藤一彦 | 申请(专利权)人: | 辛纳普蒂克斯显像装置株式会社 |
| 主分类号: | H01L21/8234 | 分类号: | H01L21/8234;H01L21/8238 |
| 代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 秦琳;陈岚 |
| 地址: | 日本*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明涉及半导体装置的制造方法。在采用如下制造方法时抑制MOSFET的阈值电压产生偏差,在该制造方法中,在半导体衬底上的整个面形成MOSFET的栅极氧化膜和多晶硅膜,之后形成ONO膜和形成MONOS型FET的栅极电极的多晶硅膜。在半导体衬底上的形成MOSFET的区域形成栅极氧化膜,进一步对成为上述MOSFET的栅极电极的第一多晶硅膜进行成膜。之后,对形成MONOS型FET的区域进行开口,使半导体衬底的半导体表面露出,通过依次沉积第一势垒膜、电荷积蓄膜、以及第二势垒膜而形成电荷积蓄3层膜。此时,在形成电荷积蓄3层膜之前,在第一多晶硅膜上对防氧化膜进行成膜。 | ||
| 搜索关键词: | 半导体 装置 制造 方法 | ||
【主权项】:
一种半导体装置的制造方法,所述半导体装置包括第一FET和第二FET,其中,所述半导体装置的制造方法包括以下的工序:(d)在半导体衬底上的形成所述第一FET的区域形成栅极绝缘膜的工序;(e)在所述工序(d)之后,在形成所述第一FET的区域对被添加了杂质的第一多晶硅膜进行成膜的工序;(h)在所述工序(e)之后,在所述第一多晶硅膜上进一步对防氧化膜进行成膜的工序;(i)在所述工序(h)之后,在形成所述第二FET的区域中使所述半导体衬底的半导体表面露出的工序;(m)在所述工序(i)之后,通过在所述半导体装置的整个表面形成氧化硅膜,从而在所述工序(i)中露出的所述半导体表面形成所述第二FET的栅极绝缘膜的至少一部分的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于辛纳普蒂克斯显像装置株式会社;,未经辛纳普蒂克斯显像装置株式会社;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410780153.2/,转载请声明来源钻瓜专利网。
- 上一篇:电子封装模块及其制造方法
- 下一篇:一种半导体器件及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





