[发明专利]半导体装置的制造方法

说明书

技术领域

本发明涉及半导体装置的制造方法，特别地，能够适合用于混装有非易失性存储器和通常的MISFET（Metal Insulator Semiconductor Field Effect Transistor：金属绝缘体半导体场效应晶体管）的半导体装置。

背景技术

在逻辑电路、存储器电路、模拟电路等中混装有非易失性存储器的半导体集成电路（LSI：Large Scale Integrated circuit：大规模集成电路）正在普及。在逻辑电路等中，在MISFET之中也多使用在栅极绝缘膜具备氧化硅（SiO₂）膜的MOSFET（Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管）。另一方面，在非易失性存储器中有利用在栅极绝缘膜具备电荷积蓄膜的FET的非易失性存储器。在电荷积蓄膜中存在陷阱能级，通过载流子被该陷阱能级捕获（积蓄），从而FET的阈值电压发生变化，利用这样的现象来存储信息。即使向电路的电源供给被停止，被陷阱能级捕获的载流子也会被保持，因此，作为非易失性存储器来发挥作用。作为电荷积蓄膜，多使用氮化硅（Si₃N₄）膜，由在栅极电极与沟道之间被势垒膜夹持的3层构造形成。作为势垒膜，多使用氧化硅（SiO₂）膜，上述3层构造的膜被称为ONO（Oxide/Nitride/Oxide）膜。这样的FET由于其构造而被称为MONOS（Metal/Oxide/Nitride/Oxide/Semiconductor）型FET。在混装有非易失性存储器的LSI的制造方法中，需要将通常的FET的栅极绝缘膜和ONO膜形成在同一半导体衬底上，提出了各种技术。

在专利文献1中，公开了将MOSFET和MONOS型FET形成在同一半导体衬底上的技术。在实施方式1和2中，公开了如下制造方法，即，先在半导体衬底上的整个面形成MONOS型FET的ONO膜和作为栅极电极膜的多晶硅膜，之后对形成MOSFET的区域进行开口，然后形成MOSFET的栅极氧化膜和多晶硅膜。在实施方式3和4中，公开了如下制造方法，即，反过来先在半导体衬底上的整个面形成MOSFET的栅极氧化膜和多晶硅膜，之后形成MONOS型FET的ONO膜和作为栅极电极膜的多晶硅膜。

现有技术文献

专利文献

专利文献1：日本特开2012–216857号公报。

发明要解决的课题

本发明者对专利文献1进行研究的结果是，知晓存在以下那样的新的课题。

已知在采用如下制造方法时存在MOSFET的阈值电压产生偏差的情况，在该制造方法中，在半导体衬底上的整个面形成MOSFET的栅极氧化膜和多晶硅膜，之后形成MONOS型FET的ONO膜和作为栅极电极膜的多晶硅膜。发明者进一步反复进行实验等并研究的结果是，弄清楚了如下的事实：这样的阈值电压的偏差在低耐压的P沟道MOSFET中特别显著；在实验上省略了ONO膜的形成的情况下不产生；此外在先形成ONO膜的制造方法中不产生等。根据这些事实，发明者估计其原因在于，在作为栅极电极层的多晶硅膜上形成氧化硅膜的工序中，多晶硅膜被加速氧化，多晶硅膜内的杂质扩散到第MOSFET的沟道区域。

在专利文献1所公开的制造方法中，如图20和第0133段落所记载的那样，在多晶硅膜37上形成帽式绝缘膜38，之后，如图22和第0135段落～第0136段落所记载的那样，在其上形成ONO膜。在此，虽然未对帽式绝缘膜38的组成进行记载，但是，如在第0138段落中关于另一帽式绝缘膜32记载为“例如由氧化硅膜构成”那样暗示了关于帽式绝缘膜38也能采用氧化硅膜。

可是，由于如上所述将在作为栅极电极层的多晶硅膜上形成作为ONO膜的最下层的氧化硅膜估计为上述阈值电压的偏差的原因，所以，可知如专利文献1所公开的制造方法那样由于在多晶硅膜37与ONO膜之间形成氧化硅膜的帽式绝缘膜38而产生同样的课题。

发明内容

本发明的目的在于，在采用如下制造方法时抑制MOSFET的阈值电压产生偏差，在该制造方法中，在半导体衬底上的整个面形成MOSFET的栅极氧化膜和多晶硅膜，之后形成ONO膜和形成MONOS型FET的栅极电极的多晶硅膜。

以下对用于解决这样的课题的方案进行说明，根据本说明书的记述和附图，其它课题和新的特征变得清楚。

用于解决课题的方案

根据一个实施方式，如下所述。