[发明专利]半导体装置的制造方法在审

专利信息
申请号: 201410780153.2 申请日: 2014-12-17
公开(公告)号: CN104716097A 公开(公告)日: 2015-06-17
发明(设计)人: 石田浩;佐藤一彦 申请(专利权)人: 辛纳普蒂克斯显像装置株式会社
主分类号: H01L21/8234 分类号: H01L21/8234;H01L21/8238
代理公司: 中国专利代理(香港)有限公司 72001 代理人: 秦琳;陈岚
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体 装置 制造 方法
【权利要求书】:

1.一种半导体装置的制造方法,所述半导体装置包括第一FET和第二FET,其中,所述半导体装置的制造方法包括以下的工序:

(d)在半导体衬底上的形成所述第一FET的区域形成栅极绝缘膜的工序;

(e)在所述工序(d)之后,在形成所述第一FET的区域对被添加了杂质的第一多晶硅膜进行成膜的工序;

(h)在所述工序(e)之后,在所述第一多晶硅膜上进一步对防氧化膜进行成膜的工序;

(i)在所述工序(h)之后,在形成所述第二FET的区域中使所述半导体衬底的半导体表面露出的工序;

(m)在所述工序(i)之后,通过在所述半导体装置的整个表面形成氧化硅膜,从而在所述工序(i)中露出的所述半导体表面形成所述第二FET的栅极绝缘膜的至少一部分的工序。

2.根据权利要求1所述的半导体装置的制造方法,其中,所述第一FET是P沟道MOSFET,在所述工序(d)中形成的所述栅极绝缘膜是氧化硅膜,对所述第一多晶硅膜添加的所述杂质是硼。

3.根据权利要求1所述的半导体装置的制造方法,其中,所述第二FET是MONOS型FET,所述工序(m)是通过在所述氧化硅膜上进一步依次沉积电荷积蓄膜、以及第二势垒膜而形成电荷积蓄3层膜的工序。

4.根据权利要求3所述的半导体装置的制造方法,其中,所述防氧化膜是氮化硅膜,所述电荷积蓄膜是氮化硅膜或氮氧化硅膜,所述第二势垒膜是氧化硅膜。

5.根据权利要求1所述的半导体装置的制造方法,其中,还包括以下的工序:

(f)在所述工序(e)之后,形成将所述第一FET和所述第二FET与其它元件分离的绝缘层的工序;

(g)在所述工序(f)之后且在所述工序(h)之前,在形成所述第二FET的区域,对被添加了杂质的第三多晶硅膜进一步进行成膜的工序,

在此,所述工序(h)是取代第一多晶硅膜而在所述第三多晶硅膜上对防氧化膜进行成膜的工序。

6.一种半导体装置的制造方法,所述半导体装置在同一半导体衬底上形成有第一FET和第二FET,其中,所述半导体装置的制造方法包括如下工序:在所述半导体衬底上依次沉积所述第一FET的栅极绝缘膜和作为栅极电极膜的被添加了杂质的多晶硅膜的工序之后且在所述半导体衬底的晶面上形成作为所述第二FET的栅极绝缘膜的至少一部分的氧化硅膜的工序之前,在所述多晶硅膜上形成防氧化膜。

7.根据权利要求6所述的半导体装置的制造方法,其中,所述第一FET是P沟道MOSFET,对所述多晶硅膜添加的所述杂质是硼。

8.根据权利要求6所述的半导体装置的制造方法,其中,所述第二FET是MONOS型FET,所述第二FET的栅极绝缘膜是通过在所述氧化硅膜上进一步依次沉积电荷积蓄膜、以及第二势垒膜而形成的电荷积蓄3层膜。

9.根据权利要求6所述的半导体装置的制造方法,其中,所述防氧化膜是氮化硅膜,所述电荷积蓄膜是氮化硅膜或氮氧化硅膜,所述第二势垒膜是氧化硅膜。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于辛纳普蒂克斯显像装置株式会社;,未经辛纳普蒂克斯显像装置株式会社;许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201410780153.2/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top