[发明专利]关于外延沟道器件的错位应力记忆技术有效
| 申请号： | 201410723299.3 | 申请日： | 2014-12-02 |
| 公开（公告）号： | CN104979399B | 公开（公告）日： | 2019-02-05 |
| 发明（设计）人： | 余宗兴;黄士轩;许义明;后藤贤一 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种具有包括被配置为向外延沟道区提供应力的错位应力记忆(DSM)区的外延源极和漏极区的晶体管器件，及其形成方法。晶体管器件具有设置在半导体衬底上方的外延堆叠件以及设置在外延堆叠件上方的栅极结构。沟道区延伸至位于栅极结构的相对侧的外延源极和漏极区之间的栅极结构的下方。第一和第二错位应力记忆(DSM)区具有在沟道区内产生应力的应力晶格。第一和第二DSM区分别从外延源极区的下方和从外延漏极区的下方延伸至外延源极区内的第一位置和外延漏极区内的第二位置。使用第一和第二SDM区加应力于沟道区提高了器件性能。 | ||
| 搜索关键词： | 关于 外延 沟道 器件 错位 应力 记忆 技术 | ||
【主权项】：
1.一种晶体管器件，包括：外延堆叠件，设置在半导体衬底的上方，并且包括碳掺杂外延层；栅极结构，设置在所述外延堆叠件的上方；沟道区，延伸至外延源极区和外延漏极区之间的所述栅极结构的下方，其中，所述外延源极区和所述外延漏极区设置在所述栅极结构的相对侧上的所述外延堆叠件和所述半导体衬底内；以及第一和第二错位应力记忆(DSM)区，其包括被配置为在所述沟道区内产生应力的应力晶格，且分别从所述外延源极区的下方和所述外延漏极区的下方延伸至所述外延源极区内的第一位置和所述外延漏极区内的第二位置。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410723299.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种测温装置
- 下一篇：数字显微器件温度检测装置
- 同类专利
- 专利分类
