[发明专利]一种阵列基板的制备方法、阵列基板及显示装置有效
申请号: | 201410498608.1 | 申请日: | 2014-09-25 |
公开(公告)号: | CN104253089B | 公开(公告)日: | 2017-02-15 |
发明(设计)人: | 舒适;张锋;谷耀辉 | 申请(专利权)人: | 京东方科技集团股份有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;G02F1/1362 |
代理公司: | 北京同达信恒知识产权代理有限公司11291 | 代理人: | 黄志华 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种阵列基板的制备方法、阵列基板及显示装置,在形成黑矩阵的图形之前,先在衬底基板上形成包围对位标记的限制层,且限制层的材料为负性光刻胶材料。而负性光刻胶材料的表面能一般均比较低,低表面能材料具有疏水、疏油的性能。因此,本发明实施例提供的上述制备方法,利用限制层的疏水、疏油的性能,使在形成限制层的衬底基板上形成黑矩阵时,黑矩阵材料会与限制层之间形成清晰的边界,从而显示出对位标记的位置,有利于在形成黑矩阵时曝光装置进行对位,并且,还可以防止黑矩阵污染导致的对位异常,从而可以达到在不改变黑矩阵材料和曝光装置的基础上提高阵列基板中黑矩阵的图形与前序工艺形成的图形的对位精度的目的。 | ||
搜索关键词: | 一种 阵列 制备 方法 显示装置 | ||
【主权项】:
一种阵列基板的制备方法,包括:在衬底基板上形成对位标记的图形;在所述衬底基板上包围所述对位标记所在的区域的预设区域内形成限制层的图形,且所述限制层的图形包围所述对位标记的图形,所述限制层的材料为负性光刻胶材料;在形成有所述限制层的衬底基板上形成黑矩阵的图形,所述黑矩阵的图形所在的区域与所述限制层和所述对位标记的图形所在的区域无重合区。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司,未经京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410498608.1/,转载请声明来源钻瓜专利网。
- 上一篇:薄膜晶体管基板的制造方法
- 下一篇:一种汽车备胎盖板垫棉的生产方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造