[发明专利]使用SADP技术制造电路布局的方法有效
| 申请号： | 201410494410.6 | 申请日： | 2014-09-24 |
| 公开（公告）号： | CN104462635B | 公开（公告）日： | 2017-03-29 |
| 发明（设计）人： | 袁磊;桂宗郁;H·J·莱文森 | 申请（专利权）人： | 格罗方德半导体公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京戈程知识产权代理有限公司11314 | 代理人： | 程伟,王锦阳 |
| 地址： | 英属开曼群*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本文揭露一种使用SADP技术制造电路布局的方法，其涉及验证整体图像布局中的多个特征，使用SADP程序无法分解该多个特征，其中，至少第一和第二相邻特征被要求为同色特征，减少该第一和该第二相邻特征间的间隔，以使该第一特征和该第二特征变为异色特征，从而使用该SADP程序可分解该多个特征，将该整体图像布局分解成芯棒屏蔽图像(mandrel mask)和块屏蔽(block mask)图像，以及产生对应于该芯棒屏蔽图像和该块屏蔽图像的屏蔽信息集合。 | ||
| 搜索关键词： | 使用 sadp 技术 制造 电路 布局 方法 | ||
【主权项】：
一种产生电路布局的方法，包含:创造用于集成电路的整体图像布局，该整体图像布局使用自对准双图像化程序(SADP)生产；在计算器装置中，辨识在该整体图像布局中的多个特征，使用该自对准双图像化程序无法分解该多个特征，其中，至少为相邻特征的第一特征和第二特征被要求为同色特征；在该计算器装置中，减少彼此相邻的该第一特征和该第二特征间的间隔，以使该第一特征和该第二特征变为异色特征，以便使用该自对准双图像化程序可分解该多个特征；在该计算器装置中，将具有该第一特征和该第二特征为异色特征的该整体图像布局分解成芯柱屏蔽图像和块屏蔽图像，其中，该第一特征和该第二特征在其间具有该减少的间隔；在该计算器装置中，产生第一集合屏蔽数据，其对应于该芯柱屏蔽图像；以及在该计算器装置中，产生第二集合屏蔽数据，其对应于该块屏蔽图像。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格罗方德半导体公司，未经格罗方德半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410494410.6/，转载请声明来源钻瓜专利网。
